每日复习 — 2026-04-13

1. 数字隔离器为什么比光耦快 30～50 倍？

来自 栅极驱动（Gate Driver）

光耦基于 LED → 光敏晶体管的光电转换，延迟 100～500 ns 来自 LED 上升时间和光敏晶体管响应。数字隔离器基于电容耦合（TI ISO）或磁耦合（ADI ADUM）的 OOK/脉冲调制，延迟 < 10 ns。对 200 kHz SiC 应用，光耦 500 ns 延迟 = 开关周期 10% = 36° 相位误差；数字隔离器 10 ns = 0.2% = 0.7° 误差。CMRR 也从光耦的 15 kV/μs 提升到 > 100 kV/μs。这就是为什么高频高压场合必须用数字隔离器。

2. 烧结银相比导热膏的革命性意义是什么？

来自 热管理（Thermal Management）

烧结银（Sintered Ag）热导率 150～200 W/m·K，是普通导热膏（3～8 W/m·K）的 25～50 倍。相同厚度下 $R_{th}$,cs 降低两个数量级。工艺：银膏高温（～250°C）+ 高压（20 MPa）烧结，银颗粒固态扩散融合，形成无孔、无流动、长期稳定的银层。优势：极低 $R_{th}$、无液态相不会漏、长期热循环不退化（寿命比导热膏长 10+ 倍）、$T_j$,max 耐受 250°C+（适合 SiC 高温）。代价：不可重工（烧结后要拆下器件需专门工艺破坏烧结层）、工艺贵。应用：现代高端 SiC 模块（Infineon CoolSiC Easy、Rohm BSM）几乎都用烧结银做芯片到 DBC 的连接，几乎把 $R_{th}$,cs 从热路里消除。

3. 死区时间为什么会畸变输出波形？怎么补偿？

来自 FPGA 与数字设计

死区时间期间，输出电压不由占空比指令决定，而是由电感电流方向决定。这导致平均输出电压偏离指令值。电压误差 ΔV = $t_{dead}$ × $V_{bus}$ × $f_{sw}$ × sign($I_{out}$)——方向取决于输出电流。对高精度电机控制这是不可接受的噪声源。死区补偿（Dead Time Compensation）算法：软件根据实时测量的相电流方向，动态调整占空比。if ($I_{out}$ > 0) duty += ΔD_comp; else duty -= ΔD_comp; 其中 ΔD_comp = $t_{dead}$ × $f_{sw}$。必须有快速电流采样。高性能电机控制器（EV 主驱、伺服驱动）几乎都做死区补偿——这是从'能转'到'转得好'的必要步骤。

栅极驱动（Gate Driver） — 为什么 SiC MOSFET 必须用 −5V 关断 + 有源 Miller 箝位？

Cross-talk 定量：$V_{GS}$,noise ≈ $C_{gd}$·dV/dt·$R_G$,eff。SiC 的 dV/dt 高 10×（50 kV/μs）、$V_{th}$ 低（2～3V），典型 $V_{GS}$,noise 可达 7～9V，远超 $V_{th}$。用 0V 关断必炸管（V_GS_peak > $V_{th}$）。用 −5V 关断：峰值刚好到 $V_{th}$，边缘。加 Miller Clamp：$R_G$,eff 从 10 Ω 降到 0.5 Ω，$V_{GS}$,noise 降 20×，峰值 −4.5V 安全。标准配置是两个都要。

功率电子学（Power Electronics） — 功率变换器分析的两个核心定律是什么？

伏秒平衡（电感）和安秒平衡（电容）。(1) 伏秒平衡：稳态下一个开关周期内电感电压的积分为零（∫$V_L$ dt = 0）——否则电感电流会无限累积。推出 Buck 的 D = $V_{out}$/$V_{in}$、Boost 的 $V_{out}$/$V_{in}$ = 1/(1−D)、Buck-Boost 的 $V_{out}$/$V_{in}$ = −D/(1−D)。(2) 安秒平衡：稳态下电容电流的积分为零——否则电容电压无限累积。物理意义：电感电流是能量的'动量'，电容电压是能量的'位置'，稳态 = 能量状态不变 = 平均变化率为零。所有稳态分析都从这两个守恒定律开始。