运算放大器与模拟设计（Op-Amp & Analog Design）

在负反馈系统里，V_+ = V_−（两个输入端电位相等）。

为什么：若 V_+ ≠ V_−，差分电压会被无穷大的 $Aol$ 放大 → 输出饱和 → 反馈改变 V_− → 直到 V_+ = V_−。负反馈永远把两个输入端"拽到一起"。

用途：一旦承认 V_+ = V_−，就可以用 KVL / KCL 直接求电路的所有节点电压——不需要运放内部结构。

反相放大器的特例：同相端接地，则 V_− = V_+ = 0。

反相端看起来接地，但没有真正的地路径——它只是被反馈强制钳位到 0 V。这就是"虚地"。

用途：虚地点是 KCL 的完美节点——电流全部汇入反馈电阻，不走入运放输入端（运放输入阻抗无穷）。

运放6 种基本配置覆盖 90% 应用——反相、同相、电压跟随、积分、微分、差分。后续所有复杂电路都是这 6 种的组合。

输入阻抗：反相 = $Rin$（有限）；同相/跟随器/INA ≈ ∞；差分 = 有限；积分器 = R。

下面用一个反相放大器完整走一遍"虚短+虚地+KCL"的标准分析法——任何运放电路都可按这条流程推导,15 分钟内定型增益和带宽。

用虚地 + KCL：

• V_+ = 0（接地）→ V_− = 0（虚地）
• KCL 在 V_− 节点：($Vin$ − 0)/$Rin$ + ($Vout$ − 0)/$Rf$ = 0
• 解得：$Vout$ = − ($Rf$/$Rin$) × $Vin$

增益 = −$Rf$/$Rin$。

示例：$Rin$ = 10 kΩ，$Rf$ = 100 kΩ，$Vin$ = 0.1 V → $Vout$ = −1 V。

注意输入阻抗 = $Rin$（10 kΩ），而不是无穷。反相放大器的低输入阻抗常被忽略，用在高阻抗源上会显著衰减信号——这时改用同相放大器。

运放5 类非理想参数分别影响不同维度——增益误差(GBW、$Aol$)、偏置误差($Vos$、$Ibias$)、噪声(电压噪声、电流噪声)、带宽($fu$、SR)、共模($VCM$、CMRR)。每个应用敏感不同维度。

2.1.1 直流精度：先看零点会不会先漂掉

第一组参数回答的是"输入明明是 0，输出为什么还会偏掉"，它们决定零点误差、温漂累积和高阻抗节点的偏置污染。

2.1.2 交流性能：再看速度和增益什么时候同时失守

第二组参数决定的是"你想放大的信号，运放到底跟不跟得上"，所以它同时约束闭环带宽、瞬态响应和建立时间。

2.1.3 噪声与抑制能力：最后看小信号会被什么埋掉

第三组参数决定的是"即使电路没错，输出为什么还是脏"，它同时覆盖本底噪声、共模污染和电源串扰。

实际带宽 = GBW / 闭环增益（近似，单极点补偿运放） GBW = 10 MHz 的运放：

• 闭环增益 = 1 → BW = 10 MHz
• 闭环增益 = 10 → BW = 1 MHz
• 闭环增益 = 100 → BW = 100 kHz
• 闭环增益 = 1000 → BW = 10 kHz（多数应用不够）

这是个硬物理约束——不能用滤波器或其他技巧绕开。选高增益应用就要选高 GBW 的运放。

选型准则：

SR（Slew Rate）是输出电压在大信号下能达到的最大变化率。不是 GBW 的另一个名字——GBW 描述小信号，SR 描述大信号。

SR 限制的条件：

输出正弦波 $Vout$ = A · sin(2πft)，最大 dV/dt = 2π · f · A。

当 2π · f · A > SR 时，输出无法跟上，波形从正弦变成三角——这叫SR 失真或SR 限制。

全功率带宽（Full Power Bandwidth）：

$FPBW=SR/(2\pi \times Apeak)$ 示例：SR = 1 V/μs，输出摆幅 A = 10 V（峰峰 20 V）：

$FPBW=1V/\mu s/(2\pi \times 10V)\approx 15.9kHz$ 大于 15.9 kHz 的大信号会 SR 失真。小信号（A ≪ 10 V）则受 GBW 限制，与 SR 无关。

需求：放大传感器信号，增益 = 50，带宽 = 50 kHz，输出摆幅 ≤ 5 V。

约束 1：GBW

$GB{W}_{required}\ge 50\times 50kHz\times 2=5MHz$ 约束 2：SR

dV/dt_max = 2π × 50 kHz × 5 V ≈ 1.57 V/μs
SR_required ≥ 1.57 × 2 ≈ 3.1 V/μs

约束 3：精度

传感器输出几 mV 级，增益 50 后几百 mV。$Vos$ 放大 50 倍：

$Vo{s}_{output}=Vos\times 50$ 若想总误差 < 1% × 500 mV = 5 mV：

$Vos\times 50<5mV\to Vos<100\mu V$ 候选器件：TI OPA211（GBW = 80 MHz，SR = 27 V/μs，$Vos$ = ±50 μV），各项满足。

四种经典滤波器在过渡带特性上分布——Butterworth 通带最平、Chebyshev 过渡最快、Bessel 相位线性、椭圆过渡最快但纹波。各有适用场景。

相位特性：Bessel 最大线性相位 > Butterworth 非线性 > Chebyshev > Elliptic 最差。

线性相位 = 恒定群延迟。所有频率分量被延迟相同的时间 → 时域波形形状不变，只是整体延后。

方波由无穷多正弦分量组成。Butterworth 滤波器对不同频率延迟不同 → 方波上升沿出现过冲和振铃。Bessel 对所有频率延迟相同 → 方波只是"圆滑"了一点，但没有过冲。

选 Bessel 的典型场景：

• 采集方波或脉冲信号
• 数字通信接收端（保持眼图清晰）
• 音频信号传递（避免瞬态失真）

Sallen-Key 是最常用的二阶有源滤波器拓扑——一颗运放 + RC 网络实现二阶。两个 R + 两个 C 的组合让 fc 可以独立调,适合工程标定。

最常用的二阶有源滤波器拓扑。

二阶传递函数：

$H(s)=({\omega }_0^2)/(s^2+({\omega }_0/Q)s+{\omega }_0^2)$

• ${\omega }_0=1/\sqrt{R1R2C1C2}$：截止频率
• Q：品质因数，决定过渡带陡度和时域响应

Butterworth 二阶设计：Q = 0.707，让通带在 $f0$ 处正好是 −3 dB。

具体：$R1$ = $R2$ = R，$C1$ = 2C_2，则 Q ≈ 0.707。

需求：为 CAN 总线接收端加 1 MHz 低通滤波器，保护 ADC。

选择类型：通用应用 → Butterworth。

拓扑：Sallen-Key 二阶。

参数（$R1$ = $R2$ = 1 kΩ）：

按 C_1 = 2 C_2 分配：C_2 = 80 pF，C_1 = 160 pF。

验证 GBW 要求：滤波器要求运放 GBW ≫ 1 MHz，建议 > 10 MHz。

运放选型：TI TLV9001（GBW = 1 MHz）→ 不够；换 OPA340（GBW = 5.5 MHz）→ 够。

4 阶低通滤波器 = 两个二阶级联。每个二阶的 Q 不同——查 Butterworth / Bessel / Chebyshev 系数表。

4 阶 Butterworth：

• Section 1: Q = 0.5412
• Section 2: Q = 1.3066

两节串联后整体通带平坦，过渡带比二阶陡一倍。

运放与比较器外形几乎一样但内部完全不同——详见 比较器 §1.1。误用运放当比较器或反过来都会出问题。

"运放当比较器用"的后果：

• 慢 10～100 倍（因 Miller 补偿）
• 阈值附近振荡（内部补偿假设闭环使用，开环时可能不稳定）
• 恢复时间长（饱和后退出饱和区慢）

必须用比较器的场景：ZCD（零电流检测）、过流保护、PWM 比较器。

问题：输入信号在阈值附近有噪声时，比较器输出会快速来回跳动。

解决方案：加正反馈，在输出上反馈一部分到同相端，形成两个阈值：

原理：

• 输出为高时，V_+ 被拉高 → 需要输入 低 于 $Vth$− 才能翻转
• 输出为低时，V_+ 被拉低 → 需要输入 高 于 $Vth$+ 才能翻转
• 噪声幅度 < 迟滞宽度 → 不会误触发

需求：12 V 电池，当电压跌到 10 V 触发欠压保护，回升到 11 V 时恢复。

参数：

• $Vref$ = 10.5 V（中点）
• 迟滞 = 0.5 V（上下各 0.5 V）
• $Voh$ = 3.3 V，$Vol$ = 0

反馈电阻：

例如 $R1$ = 15 kΩ，$R2$ = 85 kΩ。

行为：

• 电压 > 11 V → 输出高
• 电压 < 10 V → 输出低（触发保护）
• 电压在 10 ～ 11 V 之间：维持当前状态（迟滞）

运放误差累积到输出——8 类独立误差源(offset/bias/CMRR/PSRR 等)按"折算到输入"或"折算到输出"分别计算。这条思路是误差预算分析的基础。

误差汇总三种方法——WCA(最坏情况)保守、RSS(均方根)统计假设独立、MC(蒙特卡洛)真实仿真分布。三者按场景选:WCA 用于安全裕度、RSS 用于统计预测、MC 用于精确建模。

三种误差合成方法各有侧重。WCA 和 RSS 的关系：若所有误差独立同分布，RSS 和 WCA 的比约为 1/√N（N 是误差源数量）。4 个误差源时，RSS ≈ WCA/2。

把抽象方法落到一个具体例——一个 ASIL D 电流采样链路的误差预算。新人按这条例可以套用到任何混合信号系统。

场景：12 位 ADC 前置放大器，$VREF$ = 5 V，LSB = 5/4096 ≈ 1.22 mV。目标误差 < 1 LSB（即 < 1.22 mV）。

误差源：

WCA：0.5 + 0.25 + 0.5 = 1.25 mV > 1.22 mV ❌

RSS：√(0.5² + 0.25² + 0.5²) = √(0.25 + 0.0625 + 0.25) = √0.5625 ≈ 0.75 mV ✓

结论：WCA 不过，RSS 过——统计上大部分器件都满足，但最差情况下不满足。消费产品可接受（良率损失 < 0.1%），安全关键产品必须换更好的运放。

减小误差多种手段从源头到输出递进——选好器件、加屏蔽、加自校准、温度补偿。每条都对应一个误差源,需要按预算分析的结果按优先级实施。

• 选低 $Vos$ 运放（如精密运放 OPA211、LT1881）
• 选低 $Ib$ 运放（JFET 输入或 CMOS 输入）
• 平衡输入阻抗（两个输入端的戴维南阻抗相等 → $Ib$ × R 相互抵消）
• 精密电阻（0.1% 或 0.01%，低温漂）
• 精密基准（超低噪声 LDO，如 REF5025）
• 软件校准（开机时读一次 0 输入 → 作为零点）

精密模拟链路里，真正先传播误差的通常不是信号通道，而是偏置与参考通道。只要 $IREF$、$VREF$ 或 $gm/C$ 随温度、供电与失配漂移，OTA、比较器、ADC 前端和滤波器的误差就会被级联放大。所以温度补偿的目标不该停在某颗 MOS 的零漂点，而要落在系统输出真正依赖的那条标尺上。

从这个角度看，前文的误差预算还应再往上游推进一步：先确认参考链本身是否稳定，再去谈 $Vos$、$Ib$ 和电阻公差如何折算到输出。

ZTC 系列参考电路表面上分属电流基准、电压基准和滤波偏置，但底层设计逻辑是一致的：先找出主导温漂的量，再用另一种已知温度依赖去抵消它。真正的差别不在有没有补偿，而在补偿以后把风险转移到了哪里。

8.2.1 电流基准：为什么工作点常常要故意偏离精确 ZTC 点

对自偏置 CMOS 电流基准而言，精确落在 ZTC 点并不一定最好，因为若多晶电阻仍有正温度系数，$d{V}_{GB}/dT\approx 0$ 只会让 $IREF$ 随 $R(T)$ 上升而下滑。更有效的做法是把 MOS 工作点放到 ZTC 右侧，让 $VGB(T)$ 带一点 PTAT 斜率，再用近似关系 $R(T)IREF\approx VGB(T)$ 去对冲电阻温漂。这样追求的就不再是单颗器件门压零漂，而是系统输出电流的一阶零漂。

这也是 ZSBCR 一类拓扑必须带 OTA、镜像和启动支路的原因：它们不是装饰模块，而是把这条温度斜率匹配关系锁成闭环约束，并顺便把 PSRR、上电进入目标工作点和失配敏感度一起纳入设计。换句话说，改目标电流时不能只改一个电阻值，而要把 ZTC 晶体管工作点、镜像尺寸和环路稳定性一起重算。

8.2.2 去掉电阻或压低供电后，误差不会消失，只会换位置

无电阻开关电容电流基准把 $Rpoly$ 温漂换成了由时钟和电容定义的等效电阻，核心关系变成 $Re=1/(fex{C}_R)$ 与 $IREF=VGZfex{C}_R$。它的好处是 trim 更自然，坏处是 ripple、charge injection、补偿网络和 MIM 电容面积立刻变成新的主矛盾。也就是说，省掉一个静态误差源，通常会引入一个动态误差源。

同样的迁移也出现在低压和抗扰参考里。抗 EMI 的 MOS-only 电压基准会把供电端注入干扰当成一等设计输入，用补偿路径去压制 DC shift 与 ripple；0.5 V 级肖特基基准则用低 $VF$ 的 PTAT 核换取 headroom，但输出压得越低，残余温漂、line regulation 和统计 spread 往往越紧。对模拟设计来说，拓扑选择本质上是在交换 headroom、面积、可修调性、PSRR 和 EMI 鲁棒性，而不是简单追求某一项指标最小。

8.2.3 Gm-C 单元：真正要稳住的是极点和 Q

对 Gm-C 滤波器、等效电阻和 gyrator 而言，最敏感的输出量不是某条偏置支路本身，而是由跨导继续映射出去的时间常数。只要 $gm$ 漂移，极点和品质因数就会跟着漂，因为 ${\omega }_0=\sqrt{gm1gm2/(C_1{C}_2)}$，而 $Q$ 也由跨导比直接决定。因此，单靠电容匹配或尺寸比例并不能保证滤波器稳定，必须先把 transconductor 的 $gm(T)$ 压平。

这也是 GZTC 偏置常常还要叠加一小段 PTAT 电流的原因，即用 $IB=IDGZ[1+T{C}_I(T-T0)]$ 把工作点主动推到更接近零温漂跨导的位置。它对应的是本页滤波器章节里没有展开的一层工程现实：RC 有源滤波器主要在配截止频率，而 Gm-C 滤波器先要解决偏置链能否把极点和 Q 一起站稳。

参考链真正难的地方，不是把一条温漂曲线画平，而是确认它在工艺散布、局部失配、供电扰动和外部注入同时存在时仍然站得住。因此，验证口径必须比单一的 $TC$ 更宽，否则 schematic 上好看的补偿关系到了样片和系统环境里仍会被重新调偏。

这条方法论可以直接迁移到本页覆盖的所有模拟模块：若偏置链服务的是 OTA 或比较器，就先看 $IREF$ 在温度、供电和失配下是否仍可控；若服务的是基准链，就把 line regulation、PSRR 和 EMI 一起看；若服务的是滤波器或任何由 OTA 主导时间常数的模块，就把极点和 Q 当成最终被验证的对象，而不是只盯着某颗器件的工作点。只有输出量本身在这些扰动下仍然稳定，温度补偿才算真正完成。

任何 mixed-signal 系统都要先处理连续世界里的电压、电流、温度、位置或光强，再谈采样、量化和数字计算。传感器、分流器、麦克风和光电器件先把物理量变成微弱模拟信号，这一段通常要靠运放完成放大、滤波、基准化和阻抗隔离；随后才进入 ADC 与混合信号设计 里的采样与数字处理；而数字结果若要重新作用到外部世界，又会回到 比较器与信号调理 和 电源设计（Power Supply） 这类模拟执行层。一旦前端先把信号埋进噪声、推入饱和或在建立时间上掉队，后面的 MCU、DSP 或 FPGA 只能对错误输入继续计算，所以模拟前端往往先决定整机的噪声地板、动态范围和可观测性上限。

运放最容易学偏的地方，是直接背拓扑公式，而没有先建立“闭环为什么能把器件误差压进反馈网络”的直觉。先学虚短、虚地和基本配置，才能看懂后面的 GBW、SR、噪声和稳定性到底在破坏什么；先看清这些非理想边界，才知道滤波器、比较器、参考链和误差预算为什么不是换几只电阻就能自动成立。本页现有结构本质上就在走这条顺序：§1-3 先立闭环与稳定性，§4-6 再把它放进滤波、比较和精度设计，§7-8 最后把失效模式与参考链补成系统判断。这样读，运放就不再只是“会算增益”的器件，而是一个能被反馈塑形成不同模拟功能的核心积木。

把这一页放回更大的知识图谱里，最重要的结论不是“所有模拟问题都该回到运放”，而是“很多系统问题都要先经过运放这一层接口变换”。当问题的主矛盾变成阈值判决和迟滞，重点应转到 比较器与信号调理；当问题进入采样、量化、时钟和数字校准，重点应转到 ADC 与混合信号设计；当问题变成基准、误差放大器、环路补偿和供电完整性，则应继续读 电源设计（Power Supply）。运放页的价值，恰恰在于先把这些下游页面共享的模拟底层语言讲清：什么量在被放大，什么误差在被折回输入端，什么边界会先把理想模型打破。