功率电子学（Power Electronics）

非隔离 DC-DC 三大基本拓扑都由"开关 + 电感 + 二极管 + 电容"四件套构成,差别在四件套的连接方式——对应不同的能量传递方向(降压/升压/升降压)和应力分布(开关电压、电感电流)。下图把 Buck 拓扑画出,后面三节分别推 Buck/Boost/Buck-Boost 的伏秒平衡。

2.1.1 Buck：先看最基础的降压路径

Buck 的重点是电感既参与储能又负责把输入和输出“隔开”，因此它天然适合先理解伏秒平衡的基本骨架。

2.1.2 Boost：再看升压时能量如何换路径

Boost 和 Buck 的差别不是多了一只器件，而是能量先存进电感、再在关断时和输入电压串起来抬高输出。

2.1.3 Buck-Boost：最后看既能升又能降的组合

Buck-Boost 把前两者的储能和释放过程重新组合，因此代价是输出极性和器件应力都会变得更激进。

Buck（降压）：

伏秒平衡：

(V_in − V_out) × D × T = V_out × (1−D) × T
V_in × D = V_out × D + V_out × (1−D)
V_in × D = V_out
→ D = V_out / V_in

结论：Buck 的占空比 = 输出电压比输入电压。最简单的变换器，也是最高效的（很容易做到 95%+）。

Boost（升压）：

电感充电时 S 关闭，L 从 $Vin$ 充电；S 断开时，L 通过 D 向 C 放电。

伏秒平衡：

V_in × D = (V_out − V_in) × (1−D)
→ V_out / V_in = 1 / (1−D)

Boost 的输出电压总是大于输入电压。D 接近 1 时理论增益无限大——但实际上受电感串联电阻、开关损耗限制，增益超过 5 时效率急剧下降。

Buck-Boost（降升压）：

伏秒平衡：

V_in × D = V_out × (1−D)  (注意 V_out 极性)
→ V_out / V_in = −D / (1−D)

• D < 0.5 时：|$Vout$| < $Vin$（降压模式）
• D > 0.5 时：|$Vout$| > $Vin$（升压模式）
• 输出电压极性反转（这是它的标志特点）

除了 Buck/Boost/Buck-Boost 三大基本拓扑,还有几个针对特殊需求的派生拓扑——SEPIC 解决汽车宽电压(电池可能 6V 也可能 18V),Ćuk 给精密模拟需要低纹波,二级 Buck 用在大降压比(12V→1V)避免单级占空比过低。这些拓扑都是 4 件套的变形,理解基本拓扑就能看懂。

Buck、Boost、Buck-Boost 覆盖了 80% 以上的非隔离需求。SEPIC / Ćuk / Zeta 是在特殊场合的选择。

三种基本拓扑回答的是“能量往哪边走”，但板级设计真正先失控的，往往是电流在导通段、续流段和换流段到底沿哪条路径走，以及这些路径把热、纹波和器件应力分配给了谁。对小功率 Buck / Boost / Buck-Boost 来说，一旦把真实电流路径看清，CCM / DCM 边界、同步整流的价值、Boost 的高占空比风险，以及宽输入场景为什么常转向四开关方案，就会落到同一条因果链上。

2.3.1 Buck：为什么真实损耗要沿着电流路径记账

在异步 Buck 里，$Vout=D{V}_{in}$ 只是稳态结果，不是设计终点。真正决定效率和波形的，是高边导通时电感从输入侧取能、关断后电感经续流支路把能量送给负载的两段电流路径；只要这两段伏秒还能在一个周期内抵消，系统就还在 CCM，理想占空比关系才成立：

这条路径图同时也是损耗账本。Buck 的效率不是单看 $D$，而是要把热按路径拆开记：

• 开关管同时承担 $ISW(rms{)}^{2}RDS(on)$ 形式的导通损耗和通断瞬间的开关损耗。
• 电感同时承担绕组铜损、磁芯损耗和高频下因趋肤效应抬高的等效 AC 电阻。
• 输出电容的容量决定充放电纹波，ESR 决定有多少纹波电流会立刻变成温升。
• 续流二极管既有正向压降损耗，也有反向恢复代价。

负载继续减小时，真正先变的不是公式，而是续流路径是否还能整段接住电感电流。当三角波谷值先碰到零，也就是

时，Buck 就来到 CCM / DCM 边界。此后关断段前半程 SW 节点仍被二极管钳在约 $-VF$，但电流一旦衰减到零，二极管立刻截止，SW 节点便失去钳位，改由电感和寄生电容自行振铃。于是轻载下被改写的，不只是效率模型，还包括 EMI 行为和后续小信号直觉。对很小电流的实现，工程上也常用 P 沟道 MOSFET 直接做高边来省掉专用高边驱动，但代价是热态 $RDS(on)$ 更高，因此它只适合把简化驱动放在效率之前的场合。

2.3.2 同步整流：为什么效率优势会换来时序和驱动复杂度

把异步 Buck 的续流二极管换成低侧 MOSFET，本质上是把近似固定的 $VFI$ 损耗改写成 $I^{2}RDS(on)$ 损耗，因此输出电压越低、输出电流越大，同步整流就越值得做。这也是 5 V 以下、数安培以上的 Buck 几乎都会走同步整流的根本原因。

但同步整流把“器件方向性自动保证单向送能”的问题，改写成了 gate 时序问题。高边和低边绝不能重叠导通，否则就会直接形成 shoot-through；而低侧 MOSFET 开得稍晚时，电感电流仍能先沿体二极管短暂续流，所以一阶设计永远是“宁可略晚，也不能重叠”，之后才谈缩短死区来减少体二极管导通损耗。再往板级走一步，高边若改用 N 沟道 MOSFET，还必须给浮动源极提供浮动 gate 余量；以 LTC3851 一类同步 Buck 控制器为例，常见做法是在低边导通时给 bootstrap 电容充电，再让它跟着 SW 节点一起上浮，使高边 gate 始终比其 source 高出一个可用的驱动电压。

轻载模式也会一起进入设计边界。forced continuous 的波形最可预测、EMI 最容易分析，但轻载效率最差；burst mode 轻载效率最好，却会带来更大的低频纹波与声噪 / EMI；pulse-skip 通常是两者之间的折中。也就是说，同步整流提升的从来不只是满载效率，它同时把驱动供电、死区管理和轻载模式选择一起拉进了主设计问题。

2.3.3 Boost：为什么高占空比会同时推高增益、耐压和回灌风险

Boost 最容易被理想公式误导，因为 $Vout=Vin/(1-D)$` 看起来像只要继续加大占空比就能免费升压。真实情况恰好相反：升压比抬高的同时，低侧开关在关断时要承受的漏极电压、输入侧 RMS 电流以及续流器件的反向耐压也会一起被推高，因此“更高增益”和“更高器件应力”本来就是同一件事的两面。

所以当 $D\to 1$ 时，先失控的往往不是公式，而是 MOSFET 漏极耐压、二极管反向耐压、导通损耗与效率。若再把输出侧 Schottky 换成同步整流 MOSFET，问题还会进一步升级：Buck 里最怕的是上下桥臂直通，Boost 里除了直通，还必须防止输出电容经同步 MOSFET 和电感向输入倒灌。于是同步 Boost 真正替换掉的，不只是一只二极管，而是把原来由器件物理自动保证的单向能量流边界，显式交给控制时序来签收。

2.3.4 宽输入与板级落地：为什么工程上常转向四开关 Buck-Boost 和热边界校核

当输入有时高于目标输出、有时又低于目标输出时，工程上更常见的不是反相 Buck-Boost，而是四开关非反相 Buck-Boost。原因不是它“更高级”，而是它能用同一只电感覆盖降压和升压两种模式，同时保持输出极性不翻转，并把器件应力和滤波难度控制在更熟悉的 Buck / Boost 框架内。

• 降压区间里，一对桥臂按同步 Buck 的节奏 PWM，另一只连接管常导通，把电感稳稳挂到输出侧。
• 升压区间里，角色互换：一对桥臂按同步 Boost 的节奏 PWM，另一只连接管常导通，把电感挂到输入侧。
• 当 $Vin$ 接近目标 $Vout$ 时，控制器在两套模式之间平滑切换，因此不会像反相 Buck-Boost 那样把极性翻转和额外应力一起带进系统。

真正落板时，器件能不能做小、效率能不能签收，又会回到热边界而不是口号式的“small-signal”或“power MOSFET”分类。百瓦级、百安级 VRM 很快就会转向 LFPAK 或 5 mm × 6 mm 级 QFN；十瓦级小轨才更适合 2 mm × 2 mm 级 QFN 或 SOT457 这类小封装。第一次估算时最有用的不是追求完美模型，而是先把纹波、输出纹波和高边导通热三笔账压到正确数量级：

这三条式子分别在回答三道不同的题：电感会不会把轻载过早推入 DCM，输出纹波究竟是容量受限还是 ESR 受限，以及满载时究竟是高边 MOSFET 先热、还是低边与磁件先热。把这三笔账算清以后，非隔离拓扑的第一次板级选型才真正从“会推公式”走到“能签收波形、温升和效率”。

伏秒平衡是稳态 DC-DC 分析的基本原理——稳态下电感电流必须周期回到起点,所以正负伏秒区域面积相等。下面这条推导从这一原理直接得出 Buck 的输出/输入比 = D。掌握这条公式后,Boost / Buck-Boost / Forward / Flyback 都可以用同样方法推导。

电感 L，两个开关状态：
  ON:  MOSFET 导通，电感两端电压 = V_in − V_out
  OFF: MOSFET 关断，电感两端电压 = −V_out (通过续流二极管)

一个开关周期 T:
  ON 持续  D × T
  OFF 持续 (1−D) × T

伏秒平衡：∫ V_L dt = 0
        (V_in − V_out) × DT + (−V_out) × (1−D)T = 0
        V_in × D − V_out × D − V_out + V_out × D = 0
        V_in × D − V_out = 0
        → V_out = V_in × D

结果：$Vout$ / $Vin$ = D。Buck 的占空比直接给出电压比。

Boost 与 Buck 的核心区别在于电感充放电拓扑反转——Buck 是开关闭合时给电感+负载充电,Boost 是开关闭合时电感单独充电不向负载;开关断开时 Boost 才把电感能量"挤"到输出。这条拓扑反转决定 Boost 增益 = 1/(1−D),理论可无穷大,实际受效率限制(D 大时损耗陡增)。

开关状态：
  ON:  MOSFET 导通，电感两端电压 = V_in （电感充电）
  OFF: MOSFET 关断，电感通过 D 向输出放电，电压 = V_in − V_out

伏秒平衡：V_in × DT + (V_in − V_out) × (1−D)T = 0
         V_in × D + V_in − V_in × D − V_out + V_out × D = 0
         V_in − V_out + V_out × D = 0
         V_out × (1−D) = V_in
         → V_out / V_in = 1 / (1−D)

结果：Boost 的增益 = 1/(1−D)。D → 1 时增益趋于无穷，但实际受寄生电阻限制。

电感电流波形近似为直流 + 三角形纹波。电容承担三角形纹波（DC 分量由负载吸收）。

电感电流纹波：

$\Delta IL=((Vin-Vout)\cdot D\cdot T)/(L)=(Vin\cdot D\cdot (1-D))/(L\cdot fsw)$ 电容电压纹波（假设 ESR 主导）：

选 L 和 C 的基本准则：

• L 大 → ΔI_L 小 → 电流应力小、纹波小，但瞬态响应慢、体积大
• C 大 → ΔV_out 小，但成本和体积上升
• 典型目标：ΔI_L ≈ 20～40% × $Iout$,max，ΔV_out < 1% × $Vout$

开关稳压器和线性稳压器的根本差别，不在于器件数目，而在于 pass 元件不再工作在线性区，而是按周期搬运能量。PWM 用固定频率改变脉冲宽度，PFM 用固定 $tON$ 或 $tOFF$ 改变脉冲密度；两者都在控制“单位时间送出多少能量”，只是调的旋钮不同。也正因为能量是按开关周期离散搬运，理想占空比关系只能作为第一近似，一旦把开关饱和压降和二极管正向压降带进去，真实增益就会立刻偏离。

前两式对应 Buck 与 Boost，最后一式对应反相 Buck-Boost。它们说明的不是“公式更复杂了”，而是一个更重要的工程事实：真正决定输出误差、满载占空比余量和效率下限的，不只是 $D$，还包括导通压降、续流压降以及后面会继续出现的铜损和开关损耗。

稳态分析真正敏感的边界，不是波形画得像不像三角波，而是电感电流是否在整个周期内保持连续。只要还处在 CCM，输出和电流分布主要由占空比与输入电压决定；一旦谷值掉到零进入 DCM，输出电压就会开始显式依赖负载，轻载甚至开路时还会出现输出自然抬高的趋势。也就是说，CCM 的价值不只是“纹波更小”，而是它让模型仍然可以由占空比主导。

在 CCM 下，三种基础拓扑的平均电感电流与负载电流关系可以先写成：

• Buck：$IL=IO$
• Boost：$IL=\frac{VO}{VI}IO$
• Buck-Boost：$IL=\left(1+\frac{|VO|}{VI}\right)IO$

这三条关系直接解释了为什么升压拓扑更容易把器件热应力做高：输出端只有 $1A$，并不代表电感和开关也只承受 $1A$。当负载减小到电感电流三角波谷值刚好碰到零时，系统就来到 CCM / DCM 边界；再继续减载，控制器如果还按 CCM 的直觉工作，就会在轻载时把输出推高，因此必须主动减小占空比、跳脉冲，或转入更适合轻载的调制策略。

把理想增益改写成真实设计之后，下一步就不是继续推公式，而是把纹波预算变成器件尺寸、瞬态速度和热应力。$L$ 决定电流纹波和动态“惯性”，$C$ 与 ESR 决定输出纹波的两种来源；这几个量互相牵连，所以选型从来不是“越大越稳”，而是“在纹波、响应速度、体积和损耗之间找平衡”。

4.6.1 电感：先定纹波，再看峰值与 DCM 边界

若先给定允许的电感纹波 $\Delta iL$，Buck、Boost 与 Buck-Boost 可以先用一阶估算式反推电感量：

第一式对应 Buck，第二式对应 Boost，第三式对应 Buck-Boost 的输出电压绝对值形式。工程上通常先抓一个纹波目标，再用它反推 $L$，随后再校核几个更硬的边界：

• 常见起点是让 $\Delta iL\approx 0.2IL,\max$，即纹波约为最大平均电感电流的 20%。
• 如果目标是避免最小负载掉入 DCM，就要让三角波谷值在最轻载时仍高于零，而不是只盯住满载指标。
• 峰值电流必须按 $IP=IL+\Delta iL/2$ 校核，因为磁芯饱和和开关峰值限流都是先被峰值打穿，而不是先被平均值打穿。
• RMS 电流决定铜损和温升，因此电感选型不能只看电感量，还要联动 磁芯（Magnetic Core） 的绕组与损耗约束。

4.6.2 输出电容：电容值和 ESR 在回答两道不同的题

输出电容并不是笼统地“把波形抹平”，而是在拓扑没有直接把能量送到负载的那段时间里替系统顶住负载电流。Buck 的输出端本来就在电感之后，所以电容主要处理三角波纹波；Boost 和 Buck-Boost 则在 $tON$ 期间由电容单独供电，因此同样的纹波指标下，输出电容的压力会更大。

对 Buck，可先用电容充放电纹波的一阶估算式起步：

对 Boost 和 Buck-Boost，则可先把 $tON$ 期间负载完全由电容支撑，得到：

但电容值只回答了“充放电纹波有多大”，并没有回答 ESR 会把纹波再放大多少：

因此输出纹波至少要拆成两笔账：一笔来自有限 $C$，一笔来自有限 ESR。实务上常先把总纹波预算中的一部分分给充放电纹波，再把剩余预算分给 ESR，然后反推 $C$ 与 ESR 上限；如果单颗电容很难同时满足大容量和低 ESR，就要用并联分摊纹波电流，或在输出端再加一级 LC 把前级开关纹波与后级负载隔开。输入侧同样需要考虑 LC 过滤，以降低源阻抗要求并限制 EMI 倒灌，这条链会继续落到 EMC 与绝缘配合 和 EMI 滤波器设计。

理想变换器的效率可以无限逼近 $100\%$，但工程设计里真正有用的不是“某个拓扑理论上很高效”，而是先知道热从哪里来、谁在高频下先变成瓶颈。把效率问题拆成独立损耗项之后，很多拓扑差异会从“经验印象”变成可计算的判断。

这五项分别对应开关、二极管、电感、电容和控制器本身的损耗。把它们分开看，会得到几条稳定的工程结论：

• 开关损耗至少要分成导通损耗与开关损耗两项；MOSFET 常近似成 $ISW(rms{)}^{2}RDS(on)$，而双极型开关更接近 $VSATIavg$。
• 开通和关断损耗会随频率上升，因为电压与电流在切换瞬间存在重叠，因此 $fs$ 提高并不是“白拿更小磁件”，而是拿开关损耗去换体积。
• 二极管损耗除了 $VF$ 带来的导通损耗，还包括反向恢复带来的附加损耗，所以低压高速场景才会优先用 Schottky 或同步整流。
• 在 Boost 这类平均电感电流显著高于输出电流的拓扑里，真正决定开关与磁件热应力的不是 $IO$，而是前面在 CCM 分析里算出来的 $IL$。
• 控制器自身的静态电流和驱动损耗在轻载时会变成显性成本，因此高频、高轻载效率和极低待机功耗通常互相拉扯，而不是可以同时免费得到。

把这张损耗账本和前面的导通模式、电流分布、纹波预算放在一起看，Buck、Boost 与 Buck-Boost 的差异就会自然落到工程判断上：为什么升压拓扑更容易把线圈和开关做热，为什么反相 Buck-Boost 在同等功率下效率往往更吃亏，以及为什么 Buck 往往更容易把输出纹波做低。

VMC 是单环控制——只看 $Vout$ 与目标差值,生成 PWM 占空比。优点是简单稳定;缺点是输入电压扰动响应慢(必须等输出电压先扰动了才能反应)。下图给出 VMC 的反馈拓扑。

特点：

• 单环路（电压环）
• 功率级有 LC 双极点（−40 dB/dec 衰减，−180° 相位）
• 需要 Type III 补偿器（两个零点）提供 180° 相位提升
• 对输入电压扰动响应慢（要等输出变化后才响应）
• 补偿器设计复杂，但稳态精度好

PCM 是双环控制——外环看 $Vout$ 给出"电流基准",内环用比较器把开关电流限到这个基准。优点是对输入电压扰动响应快(电流基准一变,下一周期就调);缺点是 D > 50% 时易陷次谐波振荡(下一节展开)。

特点：

• 双环路：外环是电压，内环是电流
• 内环（电流环）快得像没有电感 → 功率级变为单极点（−20 dB/dec，−90° 相位）
• 只需 Type II 补偿器（一个零点）即可获得足够相位裕度
• 自动逐周期限流（内置过流保护，不需额外电路）
• 输入电压前馈：输入变化立即影响峰值电流，快速响应

D > 50% 时 PCM 陷入次谐波振荡是一条因果链:电流偏高 → 提前关断 → 下周期初始低 → D 增大 → 下下周期更高 → 振荡放大。根因是占空比 > 50% 时电流斜率方差被反馈环节放大——解法是注入"斜坡补偿"(slope compensation)的人造下降斜率,把振荡阻尼掉。

D > 50% 时出现次谐波振荡。物理原因见图。当 D < 50% 时，这个扰动会自然衰减；但 D > 50% 时，扰动会放大——出现 $fsw$/2 的次谐波振荡。

解决方案：斜率补偿（Slope Compensation）。在峰值电流参考上叠加一个下降斜率 $Se$：

$Se\ge 0.5\cdot Sn$ 其中 $Sn$ 是电感电流的下降斜率 $=Vout/L$。

实务：很多集成 PCM 控制器（如 UCC3895、UC3842）都已内置斜率补偿，只需选对芯片即可。

VMC/PCM 之外还有几种针对特定应用优化的模式——ACM 控制电流平均值适合 PFC、滞环模式响应快适合笔电瞬态、COT 固定导通时间适合移动设备低待机。每种模式都为解决某一类痛点而生,通用性反而不如基础 VMC/PCM。

ZVS 与 ZCS 是软开关的两种模式——分别消除开通和关断损耗。ZVS 让 $VDS$=0 时开通,消除 ½·$Coss$·V² 储能损耗;ZCS 让 $ID$=0 时关断,消除 V·I 重叠损耗。两者无法同时实现,需按拓扑选用——MOSFET 主管 ZVS 优先,SiC SBD 整流侧 ZCS 优先。

ZVS 消除开通损耗(½·$Coss$·V² + V·I 重叠)；ZCS 消除关断损耗(V·I 重叠)。

移相全桥的 ZVS 条件：需要换流电感的能量足以给对侧 Coss 放电。数学上：

$\frac{1}{2}Lr{I}^2\ge \frac{1}{2}Coss{V}^2$ 如果负载很轻，I 很小，换流能量不足，ZVS 失效 → 开通时 $Coss$ 能量短路消耗。移相全桥在轻载时效率急剧下降。

LLC 的 ZVS 条件：由谐振电流提供，而谐振电流主要由 $Vin$ 和谐振参数决定，不完全依赖负载电流。所以 LLC 在轻载时仍能维持 ZVS。

这是 LLC 取代移相全桥成为中等功率主流拓扑的核心原因。

普通 Flyback 用 RCD 吸收漏感能量(直接发热作为损耗),ACF 用一个辅助开关 + 箝位电容把漏感能量储存,再在下个周期回流给输入或负载。这条改动让 Flyback 效率从 85% 升到 92%+,且能实现 ZVS——是 GaN OBC 标配拓扑。

在传统 Flyback 的基础上加一个辅助开关和箝位电容，回收漏感能量。

效果：Flyback 效率从 85% 提升到 92～94%。GaN + ACF 是现代手机快充、适配器的主流方案（65～240 W）。

铁芯材料按频率上限分五档,每档对应不同损耗机制:低频用硅钢(损耗主要看电阻率);中频用 MnZn 铁氧体(损耗看磁滞 + 涡流);高频用 NiZn 铁氧体或非晶(损耗看磁畴翻转速度)。频率超出材料适配范围,损耗陡增。

特点：铁粉芯分布气隙好偏置；MnZn 低损耗高阻；非晶极低铁损高饱和；硅钢低成本高饱和。

$Pcore=k\cdot f^{\alpha }\cdot B^{\beta }\cdot Volume$

• $k,\alpha ,\beta$：材料常数，数据手册给出
• f：开关频率
• B：磁感应强度峰值
• Volume：磁芯体积

典型值：$\alpha \approx 1.5\sim 1.7$，$\beta \approx 2.5\sim 3.0$。磁感应强度增大 B 会使铁损急剧增加（3 次方关系）。

铁芯尺寸通过面积积法（Area Product） 估算：

$Ap=Ae\cdot Aw$

• $Ae$：铁芯有效截面积（承载磁通）
• $Aw$：窗口面积（容纳绕组）

选型公式：

$Ap=(Pout\cdot 10^8)/(Bmax\cdot f\cdot J\cdot Ku\cdot \eta )$

• $Pout$：输出功率
• $Bmax$：最大磁感应强度（设计值，典型 0.1～0.2 T 对铁氧体）
• f：开关频率
• J：电流密度（典型 3～5 A/mm²）
• $Ku$：窗口利用率（典型 0.3～0.5）
• η：效率

工程实务：根据 $Ap$ 选比它大的标准铁芯；实际计算时需要多次迭代调整 $Bmax$、匝数、绕组数。

高频下电流只在导线表面流动（趋肤效应）。趋肤深度：

$\delta =\sqrt{(2}/(\omega \mu \sigma ))$ 对铜 @ 100 kHz：$\delta \approx 0.2mm$。

结论：高频应用中，电线直径应 ≤ 2δ 才能充分利用铜。100 kHz 下用 AWG 21（≈ 0.7 mm）就已接近 δ 极限。

Litz 线：多股细线绞合，每股直径远小于 δ，减小趋肤效应。高频变压器几乎必用 Litz 线。

指标：$Pout$ = 500 W、$Vin$ = 400 V、$Vout$ = 12 V、$fsw$ = 100 kHz、η_target = 95%

Step 1 — 选铁芯：

A_p ≈ 500 × 10^8 / (0.1 T × 100 kHz × 3 A/mm² × 0.35 × 0.95)
    ≈ 500 × 10^8 / (1,000,000)
    ≈ 50,000 mm^4
    ≈ 0.5 cm^4

查铁芯表，ETD49 ($Ap$ ≈ 3.0 cm^4) 远超需求，选 ETD44 ($Ap$ ≈ 1.9 cm^4) 留余量。

Step 2 — 匝数比：

LLC 设计点 M = 1，所以 n = $Vin$ / (2 × $Vout$,rect) = 400 / (2 × 13) ≈ 15 (包含整流压降)

Step 3 — 初级匝数：

用 faraday 定律（考虑占空比 50% 的方波激励）：

Step 4 — 副边匝数：

$N2=N1/n=47/15\approx 3\text{匝}$ Step 5 — 铜损检查：

• 初级电流（RMS）≈ P/$Vin$ × 1.1 ≈ 1.4 A
• 需要 AWG 22 或 0.5 mm² Litz 线
• 副边电流 ≈ P/$Vout$ ≈ 42 A，需要粗铜或多股并绕

Step 6 — 铁损检查：

$Pcore=k\cdot (100kHz{)}^{\alpha }\cdot (0.1T{)}^{\beta }\cdot Vcore$ （从材料表查 $k,\alpha ,\beta$ 代入。）

典型 ETD44 MnZn 铁氧体，B = 0.1 T @ 100 kHz 下铁损约 1～2 W。可接受。

总损耗：铁损 1.5 W + 铜损 3 W ≈ 4.5 W。效率贡献 ～ 99%（仅磁性元件），其余由开关管和整流管贡献。可达到 95% 整体效率目标。

电压模式控制的 Buck：

$Gvd(s)=(Vin\cdot (1+s/{\omega }_z))/(1+s/({\omega }_{0}Q)+(s/{\omega }_0{)}^2)$

• ${\omega }_0=1/\sqrt{LC}$：LC 双极点
• ${\omega }_z=1/(ESR\cdot C)$：输出电容 ESR 零点
• Q：品质因数（受负载影响）

Bode 图形状（电压模式 Buck）。增益曲线在 ω_0 前是 0 dB/dec 平台，过 LC 双极点后转 −40 dB/dec，再过 ESR 零点回到 −20 dB/dec；相位则在 ω_0 附近从 0° 骤降到 −180°，到 ESR 零点才开始回升：

在 ω_0 附近，相位从 0° 骤降到 −180°，LC 双极点导致快速相位损失。

Type II 补偿器（一零一极点）：

• 用于峰值电流模式（功率级是单极点）
• 提供 90° 相位提升，足以补偿单极点 + 一些裕度
• 简单的 OTA + RC 网络即可实现

Type III 补偿器（两零两极点）：

• 用于电压模式（功率级是双极点）
• 提供 180° 相位提升，必须用才能稳定双极点系统
• 需要更精细的零极点布局，设计复杂

带宽：通常 $fc$ = $fsw$ / 10 ～ $fsw$ / 5

相位裕度：≥ 45° (典型 60°)，过小会振铃、过大响应慢

增益裕度：≥ 6 dB

参数：$Vin$ = 12 V、$Vout$ = 5 V、L = 10 μH、C = 100 μF、ESR = 20 mΩ、$fsw$ = 300 kHz。

Step 1 — 算功率级零极点：

Step 2 — 设目标带宽：

$fc$ = $fsw$ / 10 = 30 kHz

Step 3 — 设计 Type III 补偿器：

• 两个零点放在 $f0$ 附近（约 5 kHz）→ 补偿 LC 双极点的相位损失
• 两个极点放在 $fz$ 之前（约 30～50 kHz）→ 衰减高频噪声
• 直流增益足够大保证稳态精度

Step 4 — 验证：用仿真或测量 Bode 图，检查 $fc$ = 30 kHz 处相位裕度 ≥ 45°。

实务中用 TI Webench、Analog Devices LTPowerCAD 等工具自动生成补偿网络，手工设计已经很少。

拓扑选型的第一道筛是功率 + 隔离需求,二者交叉得到合适拓扑组。这条第一筛能砍掉 80% 候选,然后再按效率/成本/复杂度做第二筛。下图按功率上下分两档、隔离与否分两档,共 4 个象限给出主流拓扑。

第二筛按输入电压变化范围——电压稳定的场景(PFC 后)选 LLC 性能最好,电压变化大的场景(EV OBC 100~400V)只能选移相全桥或 DAB 这类增益范围宽的拓扑。LLC 一旦输入超过 ±20% 增益曲线急剧变形,损耗陡增。

第三筛按效率目标——拓扑本身上限效率不同,加器件升级(SiC、同步整流)还能再提一档。关键判别:每多 1% 效率提升,成本通常翻倍。所以效率目标必须按经济性平衡定,不是越高越好。