比较器与信号调理（Comparator & Signal Conditioning）

运放和比较器外形相同但内部设计目标完全相反——运放为负反馈闭环优化(内部补偿保证稳定),比较器为开环饱和优化(无补偿响应快)。互换使用必出问题:用运放当比较器会因过驱恢复慢锁死,用比较器当运放会自激震荡。

为什么不能用运放代替比较器：

• 运放的相位补偿电容降低了高频响应，翻转很慢。
• 开环状态下输出饱和（至正/负轨），恢复到线性区需要很长时间（恢复时间 10～100 μs），无法满足 OCP 的 μs 级响应需求。
• 某些运放在差分输入超出线性范围时有锁死（latch-up）风险。

为什么不能用比较器代替运放：

• 无相位补偿 → 闭合负反馈回路后相位裕度为负 → 必然振荡。
• 输出为数字电平，不能产生精确的模拟线性增益。

运放和比较器内部结构差异集中在中间补偿级——运放有 Miller 补偿电容(保证负反馈稳定),比较器没有(响应快)。下图把两者的内部块画并排,差别一目了然。

1.2.1 先看运放为什么会慢但稳

运放内部多出来的那只补偿电容，本质上是在用高频响应换闭环稳定性，所以它天然更适合线性放大而不是纳秒级翻转。

1.2.2 再看比较器为什么会快但不适合闭环放大

比较器拿掉补偿以后，代价是线性工作区和相位裕度都不再受控，所以它可以很快地翻转，但不能直接拿来当稳定增益块。

补偿电容是运放稳定的代价，也是速度的瓶颈；比较器去掉它，换来纳秒级翻转。

从输入过阈值到输出完成跳变所需时间。这是 OCP 应用中最关键的参数。

• 高速比较器：< 1 ns（ADCMP572、MAX9600）
• 通用快速比较器：1 ～ 100 ns（TLV3501、ADCMP601）
• 低功耗/价格优先：100 ns ～ 10 μs（LM393、MCP6541）

$tpd$ 随过驱电压（overdrive）增大而减小：输入差值越大，翻转越快。数据手册通常给出在 5 mV / 20 mV / 100 mV overdrive 下的三组数据。

比较器能分辨的最小输入差值下限。

• 精密型：$Vos$ < 0.5 mV（MAX9024、TLV1805）
• 通用型：$Vos$ 1 ～ 5 mV
• 高速型：可达 10 mV（速度换精度）

在 OCP 场景中，$Vos$ 决定了保护电路触发电流的精度：

• 误差电流 ΔI_OCP = $Vos$ / $Rshunt$
• $Rshunt$ = 1 mΩ + $Vos$ = 2 mV → ΔI_OCP = 2 A

有意引入的正反馈，使上阈值 $VTH$+ ≠ 下阈值 $VTH$-，形成死区，阻止噪声引起多次跳变。

• 内置迟滞：芯片内部已固化（如 TLV3201 内置约 6 mV，LMV7235 内置 10 mV）。
• 外部迟滞：用两个电阻施加正反馈，用户可自由设定，见第三节。

比较器的输入共模电压必须在规格内，否则输出极性可能反转。

• 标准型：共模范围不含负轨，不含正轨（如 LM339：0 ～ $VCC$ - 2 V）。
• 轨到轨输入（Rail-to-Rail Input，RRI）：输入可达两端供电轨，适合单电源 3.3 V / 5 V 系统。

比较器输出按驱动方式分三类——推挽(强驱动连接逻辑)、开漏(线或共享)、集电极开路(TTL 遗留)。功率电子保护链路常用开漏——多个 OCP/OTP 比较器的 FAULT# 引脚线或共享一根总线,只需 MCU 一个 GPIO 即可监听整条保护链。

功率电子保护电路常用开漏输出：多个 OCP / OTP 比较器的 FAULT# 引脚线或，只需一根线汇报任意故障。

把市场上主流车规比较器横向对比——延迟从 LM393(1.3μs) 跨度到 ADCMP572(0.7ns) 三个数量级。选型核心:看应用对延迟的容忍度——OCP 用 4.5ns 级、慢监测用 1.3μs 级,中间没必要为了快多花钱。

迟滞：TLV3201 内置 6 mV；LMV7235 内置 10 mV；其余无内置迟滞。供电：LM393 2～36 V；TLV3201 1.8～5.5 V；TLV3501 2.7～5.5 V；ADCMP572 3.3～5 V。应用：LM393 → 低速监测；TLV3201 → 通用单电源；TLV3501 → 高速 OCP/PWM；ADCMP572/MAX9600 → 极高速；LMV7235 → 抗噪声监测。

实际信号都含噪声,比较器在阈值附近会反复跳变(chattering)——这条物理后果在保护电路里是灾难:OCP chattering 让栅极反复开关,让器件经历多次短路状态导致热损伤。下图展示无迟滞时的输出抖动。

当输入信号包含噪声（几乎所有现实信号），信号在阈值附近反复穿越 → 比较器输出产生多次跳变（chattering）。

对于 OCP 电路：chattering 等价于栅极驱动被反复关断/开通 → 器件反复经历短路状态 → 热损伤。

外部迟滞用 R1+R2 引入正反馈——比较器输出反馈到正输入抬高/拉低阈值,形成两个不同阈值。这就是施密特触发器的本质——正反馈不是 bug 是 feature,只在比较器场景里才合理(在运放里就自激震荡)。

用两个电阻 R1（从输出到正输入）、R2（从正输入到参考/地）施加正反馈。迟滞阈值计算（推挽输出，$Vout$ 在 $VOL$ ～ $VOH$ 之间切换）：

V_TH+ = V_REF × (R1 + R2)/R2 - V_OL × R1/R2   (输出低时，上升触发阈值)
V_TH- = V_REF × (R1 + R2)/R2 - V_OH × R1/R2   (输出高时，下降触发阈值)

V_hyst = V_TH+ - V_TH- = (V_OH - V_OL) × R1/R2

实用简化（$VOH$ ≈ $VCC$，$VOL$ ≈ 0，参考接 $VCC$/2）：

$Vhyst\approx VCC\times R1/R2$ 设计步骤：

• 确定所需迟滞宽度 $Vhyst$（通常为噪声峰峰值的 3～5 倍）
• 选定 R2（常用 100 kΩ，避免影响输入阻抗）
• 计算 R1 = R2 × $Vhyst$ / $VCC$

例：$VCC$ = 3.3 V，噪声约 50 mV pk-pk，需 $Vhyst$ ≥ 150 mV，R2 = 100 kΩ → R1 = 100 kΩ × 0.15/3.3 ≈ 4.7 kΩ（取标准值）

迟滞让输入和输出关系变成"双值函数"——同一个 $Vin$ 值,输出可能是 HIGH 也可能是 LOW,取决于之前的状态。这条非线性正是抑制 chattering 的本质。下图把传输特性可视化。

两个阈值形成"死区"：$VTH$- < $Vin$ < $VTH$+ 区间内，输出保持当前状态不变，噪声无法引起跳变。

迟滞实现两条路径——内置(比较器内部固定值)和外部(R1/R2 设计可调)。判别:对精度不敏感的简单监测用内置(省 BOM),对精度敏感的 OCP/OVP 用外部(电阻精度可控)。

窗口比较器用两个比较器实现"超出某个区间报警"——一个判过高、一个判过低,两者输出线或得到 FAULT#。这是欠压(UVLO)+过压(OVP) 一体化保护的标准电路。

用两个比较器检测输入是否在 [$VLOW$, $VHIGH$] 范围内：

• 比较器 A（上限）：$Vin$ > $VHIGH$ → 输出翻转
• 比较器 B（下限）：$Vin$ < $VLOW$ → 输出翻转
• 逻辑：任意一个翻转 = 越界

电源监控 UVLO（Under-Voltage Lock-Out）和 OVP（Over-Voltage Protection）是窗口比较器的经典场景：

• UVLO：$Vin$ < V_UVLO_rising 时禁止栅极驱动输出（防止驱动电压不足导致 MOSFET 线性区工作）
• OVP：$Vin$ > $VOVP$ 时触发关断并锁存
• 两者合并 = 窗口比较器，用分压电阻设定两个阈值

分压设计：

V_TH = V_CC × R_B / (R_A + R_B)

其中 R_A 在 V_CC 和比较器正输入之间，R_B 在正输入和 GND 之间

OCP 是功率电子保护链条的最快一环——纳秒级响应才来得及在 SCWT 内关栅极。所以 OCP 必须用高速比较器(< 50ns 延迟),不能用 MCU ADC 软件检测(那条链路要十微秒以上)。

OCP 是比较器在功率电子中最关键的应用，系统要求：

• 从短路发生到栅极关断，总延迟 < 2 μs（SiC MOSFET 短路承受能力通常为 2～3 μs）
• 触发阈值精度 ±5%（避免误触发或欠保护）

前沿消隐（Blanking Time）：MOSFET 开通瞬间电流有尖峰（充电电容电流 + 寄生电感振荡），不加消隐会误触发 OCP。常用方法：

• 硬件 RC 滤波（牺牲响应速度）
• 数字消隐：开通后固定时间内忽略 OCP 信号（栅极驱动 IC 通常内置，如 TI UCC21750 有 200 ns 可配置消隐）

OVP/UVP 与 OCP 响应时间要求差几个数量级——电压瞬态多在 ms 级,所以 OVP/UVP 用通用比较器(μs 级)就够,不需要 OCP 那种 ns 级。典型用窗口比较器一颗芯片同时管 OVP 和 UVP。

分压电阻选型原则：

• 用 0.1% 精度电阻（E96 系列），降低 $VTH$ 误差
• 总阻值不超过 100 kΩ（避免比较器输入偏置电流引起显著误差）
• 在分压节点加 10～100 pF 旁路电容，滤除高频噪声

模拟 PWM 控制器用比较器把"误差电压 vs 锯齿波"转成 PWM——这是 UC384x 等经典 PWM 控制器的核心电路。这条原理在 SiC/GaN 时代被数字 PWM 替代,但仍是经典电源教科书必讲的概念。

模拟 PWM 控制器（如 UC3825、SG3524）内部核心是比较器。

原理：

V_tri(t) = 锯齿波，范围 0 ~ V_peak，频率 f_sw
V_ctrl   = 误差放大器输出（反映负载需求）

当 V_tri < V_ctrl → 输出 HIGH（导通）
当 V_tri > V_ctrl → 输出 LOW（关断）

占空比 D ≈ V_ctrl / V_peak

这一原理在数字 PWM 出现之前统治了电源设计，理解它有助于分析模拟控制 IC。

零交叉检测是 PFC 与三相系统同步的基础——比较器看输入电压过零点,生成同步信号给 MCU。关键是迟滞设置——不能太小(噪声会触发假零交叉),不能太大(过零点检测延迟)。

交流电网过零检测（PFC 同步）：

注意：AC 电网检测需要隔离，不能将比较器直接接市电。通常用：

• 小型变压器 + 比较器（精度高）
• 光耦 + 限流电阻（简单，延迟约 10 μs）

无刷电机反电动势过零检测（无传感器控制）：

在 BLDC/PMSM 无传感器控制中，通过检测悬空相的反电动势（Back-EMF）过零点推算转子位置。比较器将 Back-EMF 与中性点电压比较，过零时产生换相触发信号。要求 $tpd$ < 1 μs，且需要消隐开关噪声。

把保护电路设计完整放在信号链上看——从 shunt → CSA(电流采样运放) → 比较器 → 栅极驱动器。每一环都有自己的延迟预算,信号链总延迟必须 < SCWT(SiC 仅 3 μs)。

每一级的设计要点：

根据奈奎斯特定理，ADC 采样率 $fs$ 要求输入信号带宽 < $fs$ / 2。实际上要留余量：

一阶 RC 低通：

$H(f)=(1)/(1+jf/fc),fc=(1)/(2\pi RC)$ -3 dB 在 $fc$，-20 dB/decade 衰减。

二阶 Sallen-Key（Butterworth，Q = 0.707）：

$fcorner=(1)/(2\pi \sqrt{R1R2C1C2})$ -40 dB/decade 衰减（在 $fc$ 以上更快滚降）。

典型设计：$fs$ = 100 kHz ADC，信号带宽 10 kHz → 选 $fc$ = 20 kHz 的二阶滤波器。

电流传感器输出常为 ±2.5 V（代表 ±50 A），MCU ADC 输入要求 0～3.3 V。转换关系：

$VADC=Vin\cdot (VREF)/(Vspan)+Voffset$ 例：$Vin\in [-2.5V,+2.5V]\to VADC\in [0,3.3V]$。

• $Voffset$ = 1.65 V (3.3 / 2)
• 增益 = 3.3 / 5 = 0.66

实现：差分放大器（AD8276）或运放加法器。

OCP/OVP 阈值最终精度受基准电压影响——常用 LM4040、ADR3xx 系列。关键参数:初始精度、温度系数、长期漂移。常见错是用 MCU 内部 Vref 当 OCP 基准——MCU Vref 误差 1~2%,温漂大,关键保护不靠谱。

基准电压 $VREF$ 的误差直接映射为 ADC 量程误差：

V_REF 误差 0.1% → ADC 满量程误差 0.1% → 12 bit ADC 约 4 LSB 误差

按速度把比较器分四档——慢速(μs 级)、通用(< 500ns)、高速(< 50ns)、超高速(< 5ns)。每档对应不同应用,选错档要么响应不够要么浪费成本。

把 7.1 的分档落到具体应用——下表覆盖功率电子常见 6 个保护场景的推荐比较器。每条都是"应用决定首要指标,首要指标决定型号"的因果链。

高速比较器对 PCB 布局极敏感——长走线 + 寄生电容会显著拉长延迟、引入振铃。下面三条是"高速比较器布局必做"清单,违反任一条直接让标称 5ns 比较器实际响应 50ns+。

• 高速比较器（$tpd$ < 10 ns）：输入和输出走线要做阻抗控制（50 Ω 微带线），避免过长走线引起振铃。
• 开漏输出：上拉电阻靠近比较器放置；上拉电阻过大会减慢上升沿。
• 去耦电容：电源引脚就近放置 100 nF（高频）+ 10 μF（低频），减少电源噪声耦合。
• 分离模拟地和数字地：信号调理链的比较器尽量靠近模拟地平面，只在一点汇合。
• 消隐时间的 RC：用 RC 实现的前沿消隐，电阻靠近比较器输入，减少走线上拾取的 EMI。

比较器最原始的功能不是放大，而是对差模输入的符号做一位判决。把输入写成 $vD=vP-vN$ 后，它的理想传输关系可以压缩成两种状态：差模为负时输出落在低电平，差模为正时输出跳到高电平。因此比较器更接近“一位 ADC”，输入仍是连续模拟量，输出却已经是可供后级逻辑识别的二值结果。

理想 VTC 在 $vD=0$ 处是一条竖直跳变线，真实器件只是用很高但有限的开环增益去逼近这条线。也正因为如此，datasheet 里的传播延迟从来不是“只要过零就固定这么久”，而是对某个规定输入阶跃、规定负载和规定输出摆幅的测试结果。所谓 overdrive，就是输入超出实际翻转阈值的那一小段多余差模电压；它越大，内部级联放大器越快离开亚稳边界，$tpd$ 就越短。所以读保护链或高速同步链用的比较器时，$tpd$ 必须连同 overdrive、负载和测量门限一起读，否则同样标称十几纳秒的器件，在真实门限附近未必属于同一速度等级。

运放拿掉反馈以后，同样能依靠高差模增益做门限判决，但它的内部补偿、电压饱和恢复和输出级结构都不是围绕“快速、可重复地翻成逻辑电平”设计的。于是它在实验台上的低速电平检测、温控开关或手工阈值判定里可以勉强胜任，在 OCP、PWM、零交越同步或窗口保护这类时序关键路径里却会很快暴露出翻转慢、恢复慢和边界不可重复的问题。

更稳的工程口径不是“运放绝不能做比较器”，而是先看路径是否允许它慢。只要系统要求的是微秒级以上响应、没有安全约束、门限附近的偶发抖动也不会引发严重后果，运放可以作为低成本折中；一旦进入保护链、同步链或任何需要稳定时序口径的判决链，就应该回到专用比较器的语境。

比较器是否“好用”，往往不由开环增益决定，而由输出级和输入误差模型决定。LM311 之所以经典，不是因为它特别快，而是因为它把输出做成了可外接上拉的开集电极结构：输出高低电平由外部逻辑电源定义，而不是由芯片内部饱和点硬性规定。这使同一颗器件既能接 5 V 逻辑，也能接更高或双极性逻辑摆幅，更适合做通用门限检测和中低速保护接口。

LM339 则把这套思路推进到单电源低成本系统里。它保留开集电极输出，同时让输入共模范围能够贴近负轨，因此特别适合 UVLO、OVP、窗口比较和多路故障 wired-OR 汇总。它的核心价值不是极限纳秒速度，而是宽供电范围、靠近地的输入能力和把多路故障干净地拉成一根 FAULT# 线的系统便利性。

门限精度也不能只盯着 datasheet 首页那个 $VOS$。只要阈值前面串了分压网络、RC 滤波或较大的源阻抗，输入偏置电流就会在这些电阻上再造出附加误差，因此真实输入等效误差更接近下面这类表达式：

这里 $Rn$ 和 $Rp$ 是两端看到的等效直流电阻，$IN$ 和 $IP$ 是对应偏置电流。这个式子的工程含义很直接：高阻门限网络里，先平衡两端直流电阻，再讨论失调电压数字，通常比单纯追更小的 $VOS$ 更有效。

不是所有比较器应用都在追极限速度。对电平检测、恒温开关、存在性监测和电源 supervisor 而言，核心问题通常不是几十纳秒能不能再缩短，而是门限到底定义得准不准、参考源会不会跟供电一起漂、输出逻辑默认态是不是符合 fail-safe 习惯。换句话说，这一类应用首先是“把某个物理量映射成可判的电压门限”，然后才是“选一颗足够快的器件”。

最基础的电平检测器就是“分压器 + 参考源 + 比较器”。若输入经 $R1$、$R2$ 分压后与 $VREF$ 比较，则触发门限满足

这说明门限永远是参考值和分压比共同决定的，而不是由某一个元件单独决定。窗口检测不过是把这个思想扩成上下两条门限；恒温器和其他 on-off 控制则是在门限越线后接上执行器，而不是只点亮一颗 LED。再往前走一步，LM3914 这类器件本质上就是把同一输入范围切成多级连续门限，用比较器阵列把连续量直接离散成条形图显示。它们共同说明了一件事：慢速比较器应用的主矛盾通常是门限体系和参考稳定性，而不是极限 $tpd$。

当比较器速度压到十几纳秒甚至更低时，问题会从“它能不能翻”转成“系统能不能在正确时刻读到正确的翻转”。这时很多器件会提供锁存使能、选通信号、禁止控制或正反相双输出，本质上是在告诉你：前端模拟判决和后端数字采样之间，已经不能只靠一条静态 VTC 来理解了。

真正需要同时看的，是传播延迟、setup/hold、输出负载、供电去耦和 PCB 返回路径。输入若没有在锁存沿前后保持稳定，比较器即使本体足够快，也可能把锁存器推进亚稳边界；电源去耦若松散、输入走线若过长、返回路径若不连续，datasheet 上写着 10 ns 的器件落到板级上往往只剩下几十纳秒甚至更差。因此，高速比较器的速度从来不是孤立器件参数，而是时序、负载和布局共同决定的系统指标。

前文已经给出外部迟滞和窗口比较的基本设计法，真正落到板级时还要再加三条判断。第一，反相施密特和同相施密特的区别不只是输出极性不同，而是输入信号究竟在和一个怎样随输出状态跳变的门限比较。第二，单电源系统不能照搬双电源、零中心的门限直觉，因为若不先把迟滞窗口整体抬进 $0VCC$ 的可达区，一半阈值在物理上就永远到不了。第三，迟滞宽度的首要设计目标不是“看起来合适”，而是先压住噪声和寄生回授。

因此迟滞的第一条判据应写成

也就是让上下门限之间的间距至少大于输入端可能看到的最大噪声峰峰值。若比较对象是温度、压力或液位这类慢变量，还可以直接把允许死区换算成输入迟滞：当传感器斜率为 $k$，希望被控量在门限两侧各允许 $\Delta T$ 的回摆时，比较器输入端需要的迟滞可近似写成

这样选出来的迟滞，才真正同时服务于抗抖动、执行器寿命和供电扰动管理。对慢速控制链来说，它换来的是继电器、风扇或加热器不在设定点附近反复吸合；对高速判决链来说，它换来的是门限附近不会被噪声轻易撬动。