辅助电源变压器设计（Auxiliary Supply Transformer）

EV 逆变器里主驱功率 150–250 kW、辅助电源通常只有 20–50 W，功率差约一万倍，但辅助电源一挂，整车立刻无法工作。这条不对称是理解辅助电源可靠性要求的起点：

• 栅极驱动 IC 的 VCC 来自辅助电源（典型 15 V / 1–3 A）
• MCU + SBC 的 5 V 低压轨来自辅助电源
• 旋变 RDC（Resolver-to-Digital）激励也来自辅助电源

辅助电源故障的后果是立刻丧失对主驱的控制——一颗失去栅极供电的 SiC MOSFET 在直通/失控状态下几微秒内就能损坏自身。因此辅助电源的可靠性要求不低于主驱本身（通常落在 ASIL-B～D 的供电路径上），而变压器正是辅助电源里同时承担功率传输与高低压隔离两项职责的核心件。它必须在车规 −40 ∼ +125 ℃、15 年寿命、ISO 7637 瞬态下稳定工作——这一约束把它和消费电子变压器彻底分开。

变压器设计有一个固定的因果顺序，跳步就要多次返工。下图把它画成 9 步流程，其中匝数分配是唯一的回退汇点：

这条链有一个反直觉点：绝缘等级和漏感目标必须在设计初期就参与，不能等样件做完再"调整"。原因是绕组的物理层叠顺序一旦定下，漏感与层间电容几乎不可逆——而绝缘等级又决定了允许几层绕组、能不能交错。所以正确顺序是"先由功率/频率定磁芯 → 由母线电压定绝缘等级 → 由绝缘等级 + 漏感目标定绕组顺序 → 才算匝数"，颠倒任何一步都会在样件阶段撞墙。

设计从"多大的磁芯才够"开始，衡量它的单一标量是面积乘积 Ap（Area Product）。它等于磁芯有效截面积 Ae 乘以绕线窗口面积 Aw，把"能传多少功率"压缩成一个尺寸量：功率既需要磁通空间（Ae 决定单匝伏秒），也需要铜空间（Aw 决定能塞多少安匝），二者是乘积关系，所以既不是 Ae 也不是 Aw 单独，而是它们的积。

选定 Ap 只给了"多大"，还要定"什么材料、什么形状"——这两者共同决定 EMI、成本、可靠性，不能孤立选。

匝数是绕组设计最核心的变量，它被铁损和铜损从两侧夹击——理解这个矛盾，才知道最优匝数不是拍脑袋。

漏感（Llk）是原副边磁耦合不完美的产物，让原边一部分能量存不进副边、在开关关断瞬间变成尖峰电压。新手最容易犯的错是"以为漏感测一下就好"——其实漏感几乎完全由绕组几何决定，设计之初就该定：

McLyman 给的同心绕组漏感估算式（Ch8）是 $Llk\approx {\mu }_{0}N{1}^2(MLT/hw)[\sum tiso+(b1+b2)/3]$，其中 hw 是绕组窗口高度、b1/b2 是各绕组厚度、tiso 是层间绝缘。但它只是量级估算——漏感必须在样件上实测，设计阶段只用它判断"交错还是分绕"这个方向。

进入 EV 高压域（400 V / 800 V 母线）的辅助电源变压器，原副边之间必须满足**加强绝缘（Reinforced Insulation）**才合规。IEC 60664-1 / IEC 62477-1 / ECE R100 要求的是"爬电距离 + 电气间隙 + 固体绝缘"三件套，对 800 V 母线（过压类别 OVC II、污染等级 PD 2）的典型值：

变压器结构上有三种落地方案，各有代价——绝缘、漏感、成本在同一个项目里被反复权衡：

前面所有选择落地后，要验证总损耗产生的温升在磁材实用上限内——这是设计链的收口门。总损耗与热模型：

目标是 $Tcenter\le 100{}^{\circ }\text{C}$：N87 的居里点约 210 °C 是理论上限，实用上限约 150 °C，留 50 °C 裕量落到 100 °C。超过它铁损随温度正反馈上升，会热失控。

平面变压器把绕组做成 PCB 铜层或冲压铜片、叠层成完整变压器，在 OBC / LLC / 高端辅助电源里越来越常见。它的优劣是一组鲜明的取舍：

代表供应商：Payton Planar、Himag、LEM 等都有车规平面变压器方案。现代 OBC + DC/DC 二合一总成里，主变压器平面化已成主流；辅助电源的平面化多见于把绕组内嵌进控制板 PCB。

把前面每一步串起来做一个可复核的端到端例子，磁芯几何全部取自 TDK EFD25/13/9 数据手册。

需求：EV 栅极驱动辅助电源；Vin = 400 V 母线（DC）；Vout15 = 15 V / 1.2 A（驱动 IC）+ Vout5 = 5 V / 0.5 A（MCU），实际满载 Pload = 20.5 W（15×1.2 + 5×0.5）；fsw ≤ 100 kHz；要求 800 V 系统加强绝缘。磁芯尺寸按 25 W 选（在 20.5 W 之上多留一档，见 §3.3 / §10.1），电感与匝数按实际满载 20.5 W 设计——这样磁芯有余量、电气量不过设计。

控制器：TI UCC28740-Q1（AEC-Q100，QR 准谐振 DCM 谷底开关，最高 fsw 100 kHz；secondary 侧 opto 反馈做 CV、初级采样做 CC，内置 700 V 启动开关，驱动外部高压 MOSFET）。注意它不是无光耦的纯 PSR——CV 精度靠光耦，这决定了副边要放一个基准 + 光耦。

LLC 变压器与 Flyback 的核心差异：漏感是特性、要凑到目标 Lr；且双向励磁使磁芯利用更均匀。这里做一个 400 V 母线、单路 15 V / 1.5 A（22.5 W）的对照设计。

需求：Vin = 400 V，谐振频率 fr = 100 kHz，品质因数 Q ≈ 0.3，目标 Lr = 50 µH（须从绕组结构实现），半桥拓扑。

磁芯选型：$Ap=100\times 22.5/(0.18\times 10^5\times 4\times 0.4\times 0.96)\approx 0.081$ cm^4。选 RM10/I（Ferroxcube 3C95）：Ae = 96.6 mm² = 0.966 cm²、le = 44.6 mm、Ve ≈ 4.31 cm³，Ap = Ae·Aw ≈ 0.42 cm^4，余量充足。

原边匝数（半桥，原边方波幅值 Vpri = Vin/2 = 200 V，波形因子 4）：

取 N1 = 30 匝（全桥则 Vpri = 400 V、匝数翻倍到 ≈ 58）。匝比按谐振点 $Vout\approx (Vin/2)/n$ 定，n = 200/15.8 ≈ 12.7，N2 ≈ 3 匝（低压高输入下副边匝数很少，通常配同步整流 + 中心抽头；匝数粒度粗，靠 LLC 变频 ±5% 覆盖增益）。

漏感凑 Lr：原副边左右分绕（不交错），把漏感故意做大，估算 Llk ≈ 30–60 µH @ RM10 结构，样件实测后微调；不足则串一个小磁芯外置 Lr。这与 §10 Flyback 的交错压漏感正好相反。

热校核：3C95 @100 kHz、Bac≈0.09 T、100 °C 芯损 ≈ 70 mW/cm³ × 4.31 cm³ ≈ 0.30 W，加铜损合计 ≈ 0.5 W；RM10 热阻 Rth ≈ 35 K/W → ΔT ≈ 18 °C，Ta = 70 °C 时 Tcenter ≈ 88 °C，安全。

当母线含再生制动过压、Vin 覆盖到近 1000 V 时，开关管要耐 ≥ 1200 V，通常直接上集成 1700 V SiC 的方案，省掉外部高压开关与光耦。

InnoSwitch3-AQ 关键规格（Power Integrations 数据手册）：

• 集成开关有 750 V Si / 900 V Si / 900 V GaN / 1700 V SiC 多档，1700 V SiC 档覆盖 HV 母线
• 输入范围 30–1000 VDC，CV/CC QR Flyback，峰值效率可达 95%、空载 < 15 mW
• FluxLink 磁耦合隔离反馈（非光耦，消除 CTR 温漂/老化），初级次级隔离通信
• AEC-Q100 车规，内置线过压/欠压、输出过压/过流、过温保护

变压器要求（区别于 400 V 版本）：

• 绕组耐压 ≥ 4 kVrms（HV 侧到低压侧，IEC 60664 加强绝缘 800 V + 裕量）
• 磁芯升一档（ETD29 / E32，Ap > 0.5 cm^4），容纳高压比所需更多原边匝数
• 原边匝数偏高（Vinmax = 1000 V、Bmax = 0.18 T、Ae 更大、fsw 降到 65 kHz 平衡损耗）
• 轻载处理：1000 V 输入时 D ≪ Dmax，须跳周期（Burst）模式；InnoSwitch3-AQ 用 FluxLink 直接管理

每个陷阱背后都是前面因果链里某一环被跳过——逐条对照：

§10 的数字在 Tamb = 70 °C、额定母线 400 V、25 °C 光耦三个假设下成立；量产推向三个极限，各暴露一类隐患。

C1 — 高温满载角（Tamb = 105 °C，逆变器控制腔全温规格）

§10.7 热校核基线 Ta = 70 °C，ΔT = 17 °C。当量产最差热腔 Tamb = 105 °C 时，$Tcenter=105+17=122{}^{\circ }\text{C}$，越过 N87 铁损 U 形曲线谷底（约 90–100 °C），进入 dPv/dT > 0 的正反馈区。定量：N87 在 120 °C 时铁损比 100 °C 约高 15–25%（TDK N87 材料特性曲线），则 $Pcore\approx 0.28\times 1.2=0.34$ W，总损耗 $Ptotal\approx 0.48$ W，$\Delta T\approx 0.48\times 40=19{}^{\circ }\text{C}$，$Tcenter\approx 124{}^{\circ }\text{C}$——正反馈循环已启动。三条出路：① 加强制对流（0.5 m/s 风冷把 Rth 压到 $\le 20$ K/W → $\Delta T\le 10{}^{\circ }\text{C}$，Tcenter $\le 115{}^{\circ }\text{C}$，脱离正反馈区）；② 换 TDK N97（PC47）磁芯，120 °C 芯损比 N87 低约 30%，同工况 Tcenter 降约 5 °C；③ 降 Bac 至 0.08 T（N1 升至约 119 匝，$Pcore\approx 84\times (0.08/0.10{)}^{2.7}\times 3.31\approx 0.15$ W，铜损增约 20%，净减约 0.1 W）。三选一，任何情况都不允许仅在 25 °C 环境通过热验证就定型。

C2 — 再生过压角（Vin = 450 V，BMS OVP 动作前母线尖峰）

400 V 系统再生制动时，BMS 过充保护动作前母线可瞬达 450 V（典型 BMS OVP 设定 ~460 V，反应时间约数毫秒）。外部 MOSFET 关断态峰值电压为：

此处 $VR=200$ V 取 §10.3 的设计目标值(保守上界);按实选 N215 = 8 匝的实际匝比 $n=11.9$,实际 $VR\approx 11.9\times 15.8\approx 188$ V,则 $Vdspeak\approx 718$ V —— 两者同样 $\le 800$ V 器件额定,用 200 V 为偏保守方向。其中 $Vspike\approx 80$ V 是 RCD snubber 限幅前的漏感尖峰估算（$Elk=\frac{1}{2}\times 57\times 10^{-6}\times 0.39^2\approx 4.3\mu \text{J}$；实际值须样件示波器实测）。须选 $\ge 800$ V 外部 MOSFET（如 ST STF12N80K5，800 V / 12 A，$RDSon=0.65\Omega$@25 °C）；若 snubber 参数偏软、漏感估算偏低，Vdspeak 可能逼近 800 V，则需 900 V 器件并在原型机直接测波形确认。绝缘层核：当前加强绝缘按 800 V 母线定（§7，5 kVrms），对 450 V 瞬态工况，IEC 60664 OVC II 额定冲击电压要求 4 kVrms、OVC III 要求 6 kVrms；定级 OVC II 则 5 kVrms 固体绝缘有余量，OVC III 则刚好，须按实际安装位置确认工况类别。

C3 — 低温冷启角（−40 °C，光耦 CTR 衰减破 CV 精度）

N87 初始磁导率 μi 在 −40 °C 约为 25 °C 值的 85–90%（MnZn 铁氧体低温导磁率下降特性），同 N1 = 95 匝下 $Lpricold\approx 2.85\times 0.90\approx 2.55$ mH（降约 10%），$Ipkcold\approx 0.44$ A（升约 12%）。但磁通峰值与 L 无关——$Bpk=Vin\cdot D/(N1\cdot Ae\cdot fsw)=0.203$ T（Faraday 伏秒，L 独立），饱和余量不变；控制环路减小 D 使 Pout 自洽。

真正的弱点在 CV 回路：UCC28740-Q1 用光耦（如 LTV-817）做副边 CV 反馈，光耦 CTR 在 −40 °C 通常比 25 °C 低 40–60%（LTV-817 规格书给 −40 °C CTR 最低 min 50%，典型 25 °C 为 150%）。CTR 大幅衰减后 ISNS 参考收缩，Vout15 偏高约 3–8%，影响栅极驱动 IC 的 VCC 精度（TI UCC21750 等要求 13.5–18.5 V，偏高风险）。三条对策：① 选低温 CTR ≥ 100% 的光耦（如 HCPL-0631，规格书给 −40 °C CTR min 85%）；② UCC28740 ISNS 增益设计留 2× 余量；③ 15 V 轨后级加 LDO 稳压（同时解决 §10.3 低匝副边调节精度问题）。