DC-Link 直流母线电容设计

读完本页后,你应该能够:

• 说出 DC-Link 的 4 个角色 及其对电容的相应要求(纹波 / 储能 / 抑制尖峰 / 隔离)
• 区分 film / 电解 / MLCC / 陶瓷混合 4 类电容的 ESR / ESL / 容量密度 / 寿命权衡
• 走通 DC-Link 选型 6 步法(纹波电流 → 容量 → 电压裕量 → ESR / ESL → 寿命 → 布局)
• 量化 bus bar 寄生 ESL 对开关电压尖峰的影响($V_{spike}=L_s\cdot di/dt$)
• 计算 800V SiC 主驱的典型 DC-Link 配置(500-1000μF film + 24-36 颗 MLCC)
• 识别 5 个 DC-Link 反模式(只算容量 / 单一容量类型 / 寄生忽略 / 寿命计算简化 / 不考虑温升)

DC-Link 同时承担 4 个独立功能——每个功能对电容参数有不同要求。理解这 4 角色之间的冲突是选型的基础。

1.1 4 角色对电容参数的要求

每个角色对电容的关键参数要求不同——表中可见任何单一电容类型都不能同时最优,所以必然混合。

1.2 4 角色的频域分布

下面这条频谱图说明为什么单一电容必然不够——4 个角色的工作频带完全不重叠,任何一个电容在它的"非工作频段"阻抗都急剧上升。

自谐振频率(SRF)是电容从容性变成感性的转折点——SRF 以上电容反而是电感。一颗 100 μF 电解 SRF 通常 < 10 kHz,对 SiC 100 kHz 开关完全是电感,反而恶化尖峰。

DC-Link 用的电容有 4 大类型——每类参数特性差几个数量级,选型决策几乎完全由这张对比表驱动。

2.1 关键参数对比表

下面 4 类电容在 9 个关键参数上差距最多达 100×——表格读时按"我最关心哪 2 个参数"扫,然后看哪类电容在那两参数上同时领先。

2.2 关键差异理解

Film 是车规主驱主选 —— 长寿命 + 低 ESL + 自愈失效模式三者综合最优。

铝电解车规几乎不用 —— 105°C 寿命仅 2k 小时,800V 高温环境直接淘汰;且失效会鼓包漏液污染。只在 OBC PFC 中间母线用大容量场景偶见。

MLCC 是必备搭档 —— 不能单独做主电容(容量太小),但紧贴 SiC 模块做开关换流回路的低 ESL 路径必不可少。

钽 —— 很少用在 DC-Link,因为耐压低 + 失效短路 + 价格高。

ESL 从 IGBT 时代的"次要参数"变成 SiC / GaN 时代的"首要瓶颈"——根本原因是 dV/dt 和 di/dt 都提高了 10×。

3.1 IGBT vs SiC 的 ESL 影响对比

把同一条 10 nH ESL 路径,IGBT 与 SiC 各跑一次,尖峰电压差 10 倍——因为 di/dt 差 10 倍。这条对比直接说明为什么 SiC 必须重做 ESL 优化。

100 V 尖峰加在 800V 母线上 = 900V — 超过 SiC MOSFET 的 1200V 额定值的 75% 安全裕量,长期使用会加速器件 TDDB 失效。

3.2 ESL 来源拆解

实际 DC-Link 回路的 ESL 来自 4 个串联部分:

优化方向:① 用 MLCC 旁路高频路径(它本身 ESL < 1 nH);② laminated bus bar 替代 PCB 走线;③ 电容紧贴模块。

DC-Link 选型走 6 步串行流程——任何一步省略都让选型不可信。

4.1 第 1 步:计算纹波电流

纹波电流是选型的起点——决定电容自发热,影响寿命。三相逆变器 DC-Link 纹波电流近似:

$I_{ripple,rms}\approx I_{phase,rms}\cdot \sqrt{2\cdot M\cdot (\frac{\sqrt{3}}{4\pi }+{\cos }^2\varphi (\frac{\sqrt{3}}{\pi }-\frac{9M}{16}))}$

其中 $M$ = 调制比,$\varphi$ = 功率因数角。

简化估算:三相满载、$\cos \varphi =0.95$,$I_{ripple}\approx 0.6\times I_{phase}$。

例:200 kW 主驱,800V 母线,$I_{phase}\approx 200/1.73/800\approx 144$ A rms → $I_{ripple}\approx 86$ A rms。

4.2 第 2 步:计算容量

容量由"允许母线电压跌落"反推:

$C\ge \frac{I_{peak}\cdot \Delta t}{\Delta V_{bus}}$

例:开关换流期间 50 μs 内 100A 电流变化,允许 5V 母线跌落 → $C\ge \frac{100\cdot 50\times 10^{-6}}{5}=1000$ μF。

实务:加 30% 裕量,选 1300 μF 起步。

4.3 第 3 步:电压裕量

电压选型必须涵盖最坏 case:

车规 derating 通常要求工作电压 ≤ 80% 额定耐压,所以 800V 母线选 1000-1100V film。

4.4 第 4 步:ESR / ESL 验证

ESR 决定自发热:$P_{loss}=I_{ripple}^2\cdot ESR$。

例:86 A rms 纹波 + 5 mΩ ESR → $P_{loss}=37$ W per cap。这已经接近 film 电容耐受极限(通常 30-50 W max),所以用 4-6 颗并联分担发热。

ESL 决定尖峰:$V_{spike}=L_{total}\cdot di/dt$,目标 < 5% 母线电压。

4.5 第 5 步:寿命计算

Film 电容寿命遵循 Arrhenius 模型:

$L_{actual}=L_{rated}\cdot 2^{(T_{rated}-T_{actual})/10}\cdot (\frac{V_{rated}}{V_{actual}}{)}^n$

n 通常 5-8(由厂商给定)。

例:Kemet C4AQ rated 100k 小时 @ 70°C / 1100V。实际工作 50°C / 800V → $L=100k\cdot 2^2\cdot (1.375{)}^7\approx 100k\cdot 4\cdot 9\approx 3.6\times 10^6$ 小时(超 400 年,基本永久)。

车规寿命要求 15 年 / 8000 小时工作,需要在最坏 case(85°C 长时间)下满足。

4.6 第 6 步:布局

布局决定回路 ESL——前 5 步都对了,布局错误能让 ESL 翻 5×。

下面是 200 kW 800V SiC 主驱的典型 DC-Link 配置(参考 Wolfspeed XM3 + Tesla Plaid):

5.1 配置清单

下面这条配置是行业默认起点——主 film 提供容量 + 低频低 ESR,MLCC 紧贴模块做高频 bypass,laminated bus bar 串联两者。三件互补缺一不可。

5.2 几个关键设计点

下面 3 条是 200 kW 级 SiC 主驱设计被反复验证的取舍——前两条决定 ESL,第三条决定温升。

• film + MLCC 比例:主 film 提供容量 + 低频低 ESR;MLCC 紧贴每个 SiC 模块做高频换流回路,单 MLCC 需要 24+ 颗才够覆盖 6 个模块(3 相 × 上下 × 至少 4 颗 / 模块)。
• bus bar > PCB:200 kW 级母线电流可达 250 A peak,laminated bus bar(铜板叠成,中间薄绝缘)比 PCB 走线 ESL 低 5-10×,且散热好得多。
• ESR 计算:6 颗 220 μF film 并联 ESR ≈ 2 mΩ,86 A 纹波 → 14.8 W 总损耗,每颗 2.5 W,完全可控。

5.3 量产车 800V 系统参考

上面 5.1 是通用起点,实际量产车把"800V"细化成具体的电压窗、快充功率、续航——下面两个 2026 年发布的车型是公开的参照系,它们对 DC-Link 的硬约束直接由"母线工作窗 + 峰值电流"导出。

对 DC-Link 的反推:Xiaomi SU7 母线最高 897 V → film 电容电压裕量必选 1100 V 等级(参考 Kemet C4AQ),否则 DC 快充瞬态过冲就直接顶爆;母线最低 752 V → 选型不能按 800 V 标称算 ESR/纹波,要按最低工作电压下的纹波电流取最坏值。

DC-Link 电容有 4 类典型失效模式——每类对系统影响不同,设计时要考虑应对策略。

MLCC catastrophic short 是最危险的——因为 MLCC 失效模式是短路(导通)而非开路,母线 800V 直接通过失效 MLCC 短路,瞬间能量极大。修法:① 选 X7R 而非 Y5V(温度稳定性更好,失效率低);② 关键位置用 2 颗串联 MLCC(任一短路总剩另一颗);③ DESAT + 快速 fuse 双重保护。

DC-Link 设计常见 5 个反模式——这 5 个让"看起来电容选大了"实际系统反而更不稳定。

7.1 只算容量的隐蔽危险

工程师习惯按 IGBT 时代经验"选大容量就够",但 SiC 时代 di/dt 提高 10×,ESL 引起的尖峰反而比电容容量更关键。容量选过大但 ESL 没控住,SiC 频繁突破 BVDSS,长期 TDDB 失效。修法:ESL 列入选型 6 步,与容量同等重要。

7.2 单一类型电容的隐蔽危险

只用 film 电容看起来安全(自愈失效),但 film ESL 5-20 nH 在 100 kHz+ 已经是显著阻抗。MLCC 紧贴模块的高频路径不能省——这是 SiC 主驱的硬约束。反过来只用 MLCC 也不行(容量不够 + catastrophic short 风险),必须混合。

• DC-Link 同时承担 4 个角色:smoothing / energy buffer / spike suppression / isolation,4 角色要求互相打架必混合电容
• 4 类电容对比:Film 是车规主驱主选(长寿命 + 低 ESL + 自愈),铝电解车规几乎不用,MLCC 必备搭档(高频低 ESL),钽很少用
• SiC 时代 ESL 是首要瓶颈:di/dt 提高 10× 让 10 nH 引起 100V 尖峰,占 800V 母线 12.5%
• 选型 6 步:纹波电流 → 容量 → 电压裕量 → ESR/ESL → 寿命 → 布局
• 800V SiC 200 kW 主驱典型配置:6 颗 Kemet C4AQ 220μF/1100V film + 24+ 颗 MLCC bypass + laminated bus bar
• Film 寿命 Arrhenius:每升 10°C 寿命减半;车规 15 年 / 8000 小时要求 worst case 满足
• 4 类失效:介质退化 / film 自愈 / MLCC catastrophic short(最危险)/ ESL 老化
• 5 反模式戒除:只算容量 / 单一类型 / 寄生忽略 / 寿命简化 / 温升不算

• ← 索引
• 功率电子学 — DC-Link 在 Buck / Boost / 三相逆变拓扑里的位置
• 功率模块封装 — laminated bus bar 与模块端子的接口
• SiC 器件 — SiC 高 di/dt 对 ESL 的硬约束
• SiC MOSFET 并联设计 — 并联场景的均流 + DC-Link 共因
• PCB 设计 — laminated bus bar vs PCB,层数与地平面
• EMC 与绝缘配合 — DC-Link 是 CISPR 25 噪声的主要源
• 基础元件 — 电容物理基础
• 逆变器栅极驱动 IC — 栅极驱动与 DC-Link 共回路
• 热管理 — DC-Link 自发热的散热路径
• 失效模式速查 — 电容老化机制