每日复习 — 2026-05-02

1. 混合开关（Si IGBT + SiC MOSFET）如何分工？

• 已学习

来自 IGBT 技术

开通瞬态：SiC MOSFET 先开通（Q_g 小，快），V_DS 快速下降产生 E_on 主体；然后 IGBT 栅极也开通，稳态后 IGBT 低 V_CE(sat) 承担 80% 电流，SiC 只分担 20%。关断瞬态：IGBT 栅极先关断但拖尾电流还在流，SiC 吸收 IGBT 的拖尾；SiC 最后关断（无拖尾，快）。效果：开通速度 ≈ SiC，关断速度 ≈ SiC（拖尾被吸收），稳态导通 ≈ IGBT（低 V_CE(sat)），芯片面积和成本 ≈ Si IGBT。甜蜜点：1200V/100A/20kHz，效率 98% 接近纯 SiC，成本 1.5~2× 远低于纯 SiC。

2. 三段式驱动为什么能兼顾速度和 EMI？

• 已学习

来自 栅极驱动（Gate Driver）

单一 R_G 的矛盾：小 R_G 快（损耗低）但过冲和 EMI 大；大 R_G 反。三段式把关断分三阶段用不同 R_G：阶段1（V_GS 从高降到 Miller 平台，V_DS 未动）用小 R_G 快快快；阶段2（Miller 平台 + V_DS 上升段，dv/dt 主战场）用大 R_G 压 EMI；阶段3（I_D 下降段）用中等 R_G。典型 SiC 实测：固定 10Ω 的 dv/dt 25 kV/μs 过冲 250V；三段式 5/47/10Ω 的 dv/dt 8 kV/μs 过冲 95V，E_off 只增 50%。

3. Foster 和 Cauer 热网络有什么区别？

• 已学习

来自 热管理（Thermal Management）

Foster 网络是数据手册的标准形式，各 RC 节点没有物理对应——它只是一个数学拟合，描述整体 Z_th(t) 曲线。不能在中间节点截断（中间温度没有物理意义），不能替换某一层热阻来做替换设计。Cauer 网络的 RC 节点对应实际物理层（芯片 → 焊料 → DBC 铜 → 陶瓷 → 底部铜 → TIM → 散热器），可以在任意节点截断，各节点温度有物理意义。问题：数据手册只给 Foster，转 Cauer 需要数学变换且不是一一对应。实用建议：稳态/整体瞬态用 Foster，物理设计或某层替换用 Cauer，实时仿真让 PSIM 自动处理。

栅极驱动（Gate Driver） — 为什么 SiC MOSFET 必须用 −5V 关断 + 有源 Miller 箝位？

• 已学习

Cross-talk 定量：V_GS,noise ≈ C_gd·dV/dt·R_G,eff。SiC 的 dV/dt 高 10×（50 kV/μs）、V_th 低（23V），典型 V_GS,noise 可达 79V，远超 V_th。用 0V 关断必炸管（V_GS_peak > V_th）。用 −5V 关断：峰值刚好到 V_th，边缘。加 Miller Clamp：R_G,eff 从 10 Ω 降到 0.5 Ω，V_GS,noise 降 20×，峰值 −4.5V 安全。标准配置是两个都要。

ADC 与混合信号设计 — ADC 的三难困境是什么？四大架构如何分配？

• 已学习

速度 × 精度 × 功耗——任何架构都必须牺牲其中一个。SAR（逐次逼近）：中速（0.15 MSPS）、中高精度（1218 bit）、低功耗，适合传感器和多通道低速高精度。Σ-Δ（Sigma-Delta）：慢（< 1 MSPS）、极高精度（1624 bit，靠过采样 + 噪声整形绕开电容匹配限制）、中功耗，适合音频、称重、精密仪器。Pipeline（流水线）：高速（10500 MSPS）、中精度（1016 bit）、高功耗，适合通信、雷达。Flash（全并行）：极快（> 1 GSPS）、低精度（68 bit，需要 2^n 个比较器）、极高功耗，只用于超高速雷达和 RF。没有全面最优的 ADC。