Automotive Auxiliary Power Supply DC-DC Converters

车载 12V 标称实际覆盖 3V（cold cranking）到 87V（load dump，ISO 7637-2 Pulse 5a）。这不是两个可以分开对付的独立工况，而是同一颗器件必须同时扛住的两端：

物理含义有两条：对 Buck 降压器而言，cranking 时 Vin < Vout，伏秒平衡无解、Buck 功能丧失；load dump 87V 要求输入侧器件在 TVS 箝位后仍要有耐压裕量。两者不能同时用一颗标准 Buck 满足——这是 Boost 预调级或 4-switch Buck-Boost 存在的根本原因，不是设计者的冗余偏好。

CISPR 25 Class 5 是最严车规 EMI 等级（用于广播接收机附近），其传导发射限值在 AM 广播频段最紧。开关电源的开关基频及其谐波是最强的窄带发射源，因此 fsw 选点前必须先在频谱限值图上核查所有谐波落点：

典型对策：$fsw$ 选 400–500 kHz（基频落在 Class 5 较松的 0.3–0.53 MHz 段）或 1.5–2 MHz 以上（一次谐波越过 AM 段进 FM 前域）；再配合展频（±5–10% 抖频）把峰值再降 6–10 dB。

−40 to +125°C 是机舱级的现实工况，它直接改变滤波与环路计算里"电容到底还剩多少"。两条最咬人的低温效应：

• MLCC X7R/X5R（铁电介质）：DC bias 降容已削减 50–60%，低温下再叠加 TCC（温度容值系数）效应，实际容值可比标称低 70–80%；滤波电容不足 → 纹波超限 → 误触发 UVLO 复位
• 铝电解电容 ESR 在 −40°C 可增大 8–12 倍（电解质冻胶化），导致低温启动纹波激增、环路稳定性改变（ESR 零点频率随之移动，影响补偿设计）

设计应对：输出电容按最差工况（低温 + 满额定直流偏压）核实际有效容量，而非标称值；铝电容 ESR 的温漂要代入环路裕度计算。

HV 总线辅助电源（给栅极驱动 IC 供 15V）是逆变器 ASIL-D 路径上的关键节点：辅助电源失效 → 栅驱无法工作 → 逆变器无法执行 Active Discharge（主动放电）→ HV 总线高压无法卸荷 → 安全目标违反。因此它不是"能供上电就行"，而要满足一组诊断 + 时序 + 冗余要求：

• 辅助电源本身故障覆盖：UVLO 监测 + 过温保护 + 逐周期过流保护
• 上电时序：先 15V 栅驱轨、后 MCU 5V 控制轨（防止 SiC MOSFET 在控制信号不确定时误开通）
• 15V 欠压锁定 UVLO：15V 跌至 10V 以下时，立即向安全 MCU 发送 Inhibit 信号（硬件强制封锁逆变器 PWM）

Buck 的物理本质是伏秒平衡：稳态下电感一周期净伏秒为零，得 $Vout=D\cdot Vin$（忽略损耗），其中 $D=Ton/(Ton+Toff)$。这个关系只在 $Vin>Vout$ 时能稳定成立——当 cranking 使 $Vin<Vout$ 时，占空比顶到 1 仍补不出伏秒，输出跟随输入下跌。

同步 vs 异步的效率差别有明确物理根因：

• 异步（续流二极管）：续流期正向压降 $Vf$ ≈ 0.4–0.7V，导通损耗 $PD=Vf\cdot IL\cdot (1-D)$；轻载时二极管自然截止，无反灌
• 同步（低侧 MOS 续流）：续流导通损耗 $PLS=I{L}^2\cdot RdsLS\cdot (1-D)$，满载时远低于二极管压降损耗；但轻载时体二极管可能反灌，需 DCM / PFM 模式切换

判断：5W 以上优选同步 Buck（效率 > 90% vs 异步 < 83%）；5W 以下两者均可。SBC（System Basis Chip，如 TLE927x）常把 Buck 内嵌为 Pre-Regulator：12V 先降到 5V，再由内部 LDO 精调 3.3V 给 MCU 核，让 LDO 跨压差只剩 1.7V，比纯 LDO 直降（12V→3.3V 效率仅 27%）省大量散热。

4-switch Buck-Boost 的物理本质是两个状态机的组合：$Vin>Vout$ 时走 Buck 模式（Q1/Q2 动作，Q3/Q4 固定），$Vin<Vout$ 时走 Boost 模式（Q3/Q4 动作，Q1/Q2 固定），$Vin\approx Vout$ 时进混合模式（四管同时开关）。它是唯一能用单颗芯片覆盖 cranking 全程（含 Vin < Vout）的方案。

效率代价可量化：在 $Vin\approx Vout$ 过渡区（约 $\pm 15\%$ Vout 范围内）四管同时导通损耗叠加，效率比纯 Buck 低 5–8 个百分点（80–85% vs 88–93%）。这是"覆盖 cranking 全程"必须付的代价。代表器件：TI LM5175、Analog Devices LT8390。若只需在 cranking 时降低输出（MCU 低电压保活），则 Buck + 软件策略更省。

Flyback 的物理本质是磁能传递的时分复用：开关导通时能量存入励磁电感 Lm；开关关断时能量从磁场"飞回"副边。变压器在 Flyback 中同时担当储能 + 传输 + 隔离三个角色——这也是 Flyback 峰值电流高的根本原因：相同功率下能量只在半个周期传递，峰值电流是等效正弦的 2 倍以上。

三种工作模式的取舍：

QR 模式是当代汽车 HV 辅助电源主流：控制器（如 InnoSwitch3-AQ、UCC28740）检测漏极谐振的谷底时刻开通，此时 Vdrain 处于最低点，每次开关损耗大幅降低，且跨宽输入自动调整工作点。

从伏秒平衡出发（CCM 稳态，标称 Vin = 12V、Vout = 5V），先定占空比与纹波电流，再反解电感：

取标准值 10 µH（往裕量方向取，降低纹波电流）。再做最坏工况校验：

• Vinmax = 40V：$Dmin=5/40=0.125$，$\Delta IL=(40-5)\times 0.125/(10\mu \text{H}\times 400\text{k})=1.09\text{A}$（可接受，仍在过流点以下）
• Vin = 6V（cranking）：$Vin<Vout$，Buck 无法正常工作，占空比饱和、输出跌落——这是设计限制，如需 cranking 保持必须加 Boost 前级（见 §6.2）

电感选型规则：饱和电流 Isat 应 ≥ 芯片过流限流点（而非稳态峰值 Ipk），因为故障 / 瞬态电流会冲到限流点。TPS54540 高侧限流阈值 typ 7.5A（min 6.3A / max 8.8A），电感 Isat 应 ≥ 限流上限并考虑高温降额，标称建议 ≥ 8–9A。注意:Bourns SRR1260-100Y 的 Isat ~5.3A 低于 OCP min 6.3A、不合格，须换更高 Isat 料号；务必查制造商 datasheet 的 125°C Isat 曲线，而非 25°C 标称。

输出电容要同时满足纹波、瞬态、ESR 三条准则，取最严者，再用 MLCC 降容修正落到标称容量。

准则 A（纹波电压 ≤ 50 mV）：

准则 B（瞬态：1A 阶跃、200 mV 允差），取环路带宽 $fco\approx fsw/10=40$ kHz：

取最严者 Cout ≥ 19.9 µF（准则 B 控制）。

MLCC 降容修正（关键）：5V 母线选 10V X7R MLCC，工作 / 额定 = 50%，DC bias 降容约 40–50%（须查具体料号 Murata / TDK 的 DC bias 曲线）。故所需标称容量 ≈ $19.9/0.5\approx 40$ µF。选 3×22 µF/10V X7R 0805并联（标称 66 µF，工况有效约 33 µF）。校验：有效容量下纹波 $=0.9/(8\times 400\text{k}\times 33\mu \text{F})\approx 8.5$ mV，远低于 50 mV。

ESR 约束：$ESR<\Delta Vout/\Delta IL=50\text{mV}/0.9\text{A}=56\text{m}\Omega$；陶瓷电容 ESR 通常 < 5 mΩ，天然满足。

−40°C 边缘校验：X7R 低温 TCC 再叠加 DC bias，有效容量可低至 ~22 µF；此时纹波 $=0.9/(8\times 400\text{k}\times 22\mu \text{F})\approx 12.8$ mV（仍合格）；瞬态判据 $Cout\cdot \Delta V=22\mu \text{F}\times 0.2\text{V}=4.4\mu \text{C}$ 略大于 $\Delta I\cdot t=1\text{A}\times 1/(2\pi \cdot 40\text{k})\approx 4.0\mu \text{C}$，恰好满足，−40°C 为边缘工况，建议实测确认。

TPS54540 是峰值电流模式（PCMC）：电流内环把电感峰值电流钉住，功率级从电压模式的 LC 双极点退化为单极点对象，大幅简化补偿。主极点（调制极点）为：

其中 $Rout=Vout/Iout=5/3=1.67\Omega$，Cout 取有效值 22 µF。用 Type-II 单零点补偿：把零点置于 fpmod 抵消该极点，穿越频率取 $fco=fsw/10=40$ kHz。具体 Rc / Cc 由 TPS54540 内部误差放大器的跨导 gmea 与基准 Vref 决定，套用数据手册 Loop Compensation 节的表达式即可求出。

实战 caveat：PCMC 在 $fsw/2$ 处有采样效应双极点（其 Q 由斜率补偿量决定），实际穿越通常比目标低 20–30%（fco 设 40 kHz 实测可能约 30 kHz）；以实测相位裕度 ≥ 45° 为合格判据，而非纸面 fco。

在 Vin = 12V、Iout = 3A（D = 0.417）下，把主要损耗项逐条算出并相加：

合计约 1.74 W，效率估算 $\eta =Pout/(Pout+Ploss)=15/(15+1.74)=89.6\%$。异步 buck 的 catch 二极管压降（0.87W）是主导损耗项——这正是它满载效率落在 88–92% 的物理根因(同步管能把这项换成低 Rds 导通、省下大半,故高压比/大电流场景优选同步 Buck)。高温下 Rds 与二极管 Vf 均上升,效率再降 1–2 个点。

worked design 给的是标称点；真投产要守住工作空间的边界。三条最容易翻车的 corner：

Gotcha 1：cranking 6V 时 Buck 功能丧失。 根因是 $Vin<Vout$，占空比饱和、输出跟随 Vin 下跌。想靠输出大电容"撑过去"是算不通的：撑 50 ms、允许跌 200 mV、3A 负载需要 $Chold=Iout\cdot t/\Delta V=3\times 0.05/0.2=0.75$ F——不可能靠板上电容实现。必须接 Boost 前级或 4-switch Buck-Boost。

Gotcha 2：load dump 40V + 轻载 → Dmin = 0.125，进入 DCM/PFM。 高 Vin + 轻载使 Buck 落入断续，控制模型改变（极点频率升高）。TPS54540 在轻载自动进 Eco-mode（跳周期 PFM），无需为 DCM 重补偿；但 PFM 下输出纹波频率由跳周期率决定而非 fsw，可能落进 CISPR 受限频段——需要在 PFM 模式下单独做 EMC 测量。

Gotcha 3：−40°C 启动时 MLCC 有效容量 < 20 µF。 环路稳定性验证必须代入 Coutmin（而非标称值）：fpmod ∝ 1/Cout 随 Cout 减小而升高，补偿零点若按标称 Cout 放置，实际 Cout 缩小后不能精确抵消极点，相位裕度恶化。应对：零点频率留 ±50% 裕度，或叠加 ESR 较稳定的介质。

把最差工况汇总成一张 corner 表，便于逐点复核：

Flyback 匝比 $n=Np/Ns$（原边 / 副边匝数）同时被两个约束夹住，须取折中：

约束 A：漏极峰值电压不超 SiC MOSFET 耐压（留 15% 裕量）。 漏极峰值电压为输入 + 反射 + 漏感尖峰：

取 Vinmax = 450V、Vf = 0.7V（副边二极管）、Vspike = 50V（箝位后残余）：$n\times 15.7\le 945⟹n\le 60.2$。耐压这一侧极宽松。

约束 B：反射电压对 QR 工作点的影响。 $Vreflect=n\cdot (Vout+Vf)$ 越高，磁复位越快、Don 越短、QR 频率越高、开关损耗上升；越低则占空比受限。取工程甜点 Vreflect ≈ 126V：$n=126/15.7=8.0$，取 n = 8。

验证：$Vreflect=8\times 15.7=125.6$ V；$Vdrainpeak=450+125.6+\text{箝位裕量}\approx 630$ V，远低于 1445V（2.3× 裕量，1700V SiC 绰绰有余）。

QR 模式接近完全能量传递，每个开关周期传能满足功率平衡：

取算例值：峰值电流 Ippk = 0.55A（由所选变体的 ILIMIT 与 PI Expert 工具定）、平均 fsw = 66 kHz（QR 频率随负载在 30–130 kHz 变化）、$\eta =0.87$：

取 Lm ≈ 2.5–3 mH。变压器磁芯 / 匝数 / 气隙用 PI Expert Suite 生成并复核（磁通密度、绕组损耗、绝缘爬电），详见 辅助电源变压器设计。

开关关断瞬间，漏感 Llk 储存的能量无法即时转移到副边，会在漏极产生电压尖峰，必须箝位到 SiC 耐压以下。设 Llk ≈ 1% × Lm ≈ 25 µH（须变压器绕好后实测），RCD 箝位按 Basso 公式估算耗散：

取箝位电压 Vclamp = 180V（须 > Vreflect = 126V，箝位才只吃漏感尖峰）：

箝位电阻按稳态耗散反解，取 ≥ 1W 额定：

此时漏极峰值 $Vdrainpeak=Vinmax+Vclamp=450+180=630$ V ≪ 1445V。箝位电容取 10–22 nF 使其纹波 < 10%。以上数值依赖实测 Llk，绕组做好后须复调 Rc 与 Vclamp。

FluxLink 让 InnoSwitch3-AQ 直接、精确地采样副边 15V，这既是精度优势也是安全链的一环。围绕它要补齐三件事：

• UVLO 保护：15V 轨经反馈网络监测，独立 UVLO 比较器在 15V < 10.5V 时拉低 INH 信号，通知安全 MCU 硬件封锁逆变器 PWM
• 上电时序：先建立 15V 栅驱轨、后建立 MCU 控制轨，避免 SiC 在栅压不确定时误开通
• 冗余设计（ASIL-D 路径）：通常需主 + 备两套辅助电源，主失效时备机接管；备机可以是小功率 LLC 或另一路 Flyback（维持 MCU 最低功能与安全关断能力）

下游负载的具体需求见 Inverter Gate Driver。

Push-Pull 可看作 Flyback 的"双开关变种"：两个开关交替驱动中心抽头变压器，使铁芯双向励磁，铁芯利用率是单端拓扑（Flyback / Forward）的 2 倍，相同功率下体积更小；副边全波整流使纹波频率翻倍、输出 LC 滤波更容易。

主要风险是磁通不平衡：两管驱动时间不对称会让铁芯逐周期向一侧偏磁、最终饱和 → 电感骤降 → 电流猛增 → 直通（shoot-through）烧管。对策是电流模式控制（逐周期自动平衡伏秒）或伏秒平衡检测。典型汽车应用：48V 轻混的 48V ↔ 12V 双向 DC-DC（BIDC，100–500W），常用 Push-Pull 或双有源全桥（DAB）。

把功率等级作主轴、隔离需求作二级判断，90% 的实际场景都能一步落到拓扑；剩余 10% 是超低待机 / 双向 / 极宽输入等特殊工况，需查具体应用笔记。

常见错误是选一颗 60V 耐压 IC，认为"TVS 会把 Pulse 5a 的 87V 箝到 40V"就够了。问题在于 Pulse 5a 是 400 ms 长脉冲，TVS 要吸收大量能量 $E=Vclamp\cdot Isurge\cdot t$；若 TVS 能量额定过小会超温失效，之后 87V 直达 IC。标准保护链：大功率 TVS（如 SMBJ 系列足功率型）+ 隔离 / 反向保护 MOSFET（防止 IC 反灌，并挡 Pulse 1 的 −100V 负向脉冲 / 反接电池）。耐压规格只是必要条件，能量额定才是充分条件。

常见错误是在 Buck 输出端并一颗 1000 µF 铝电解"撑过" cranking 6V。用电荷守恒一算就露馅：$\Delta V=Iout\cdot t/C$，撑 100 ms、3A 负载、1000 µF 只能维持到 $\Delta V=3\times 0.1/1000\mu \text{F}=300$ V 的跌落——根本撑不住。要把跌落限制在 0.5V 需要 $C=3\times 0.1/0.5=0.6$ F，远超板上可用。唯一可行方案：Boost 前级把 Vin 抬到 Buck 之上，或单级 4-switch Buck-Boost。

MLCC 的标称容量在车规工况下会"蒸发"大半。以 10 µF X5R 0805、额定 6.3V 为例：工作 5V 时按 DC bias 曲线约剩 20–30%（约 2–3 µF），−40°C 低温 TCC 再打折到 1.7–2.5 µF——标称 10 µF，系统里实际只剩约 2 µF。实战处理：查该具体料号的 DC bias + 温度曲线（Murata / TDK 提供在线工具），在最差工况（最低温 + 最高工作电压）读有效容量，按此值做纹波与环路稳定性核算。详见 陶瓷电容 MLCC。

400 kHz 开关的 3 次谐波 = 1.2 MHz，正落 CISPR 25 Class 5 AM 广播频段（0.53–1.8 MHz，38 dBµV），且是能量最集中的低次谐波。方波奇次谐波幅值 ∝ $1/n$，1.2 MHz 谐波约为基波的 1/3，加上 PCB 布线电感的高频阻抗，实测传导超标 3–8 dB 是常态。解决链：① 展频（±5% 抖频，降 6–8 dB，近乎零成本）→ ② 二级 EMI 滤波器（差模 + 共模扼流圈）→ ③ 仍不满足则改 fsw 避开倍频落点。展频优先，见 Spread Spectrum。

峰值电流模式（PCMC）在占空比 D > 0.5 时会发生次谐波振荡：电感电流每周期向下漂移，触发点不再规整，输出出现低频分量。根因是电感下降斜坡比控制斜坡陡，必须在电流检测信号上叠加补偿斜率（slope compensation）才能抑制。对于 12V→5V Buck（D = 0.417）此风险不大，但若 Vin 因为系统异常或过渡瞬态跌到 7.5V（D = 0.67），叠加 load dump 后回调时 Vin 先过渡 Vout×2，则进入危险区间。TPS54540 内部固化了斜率补偿（约等于 1/2 电感下降斜坡），足以覆盖 D 最高至 ~0.7；补偿量芯片内部固定、无独立斜率补偿引脚可调（引脚仅 VIN/EN/SS-TR/RT-CLK/COMP/FB/SW/BOOT），故风险不是被外部误改，而是当 Vin 跌到低点使 D 越过内部补偿覆盖的 ~0.7 上限时出现次谐波振荡纹波。陷阱：在标准 Vin = 12V 测量时无异常，只在低压边缘才暴露，常被误判为电感饱和。

QR（准谐振）模式的开关频率 $fsw=1/(tMag+tRes)$，轻载时传能时间 $tMag$ 大幅缩短，$fsw$ 急剧上升（理论无上限）。InnoSwitch3-AQ 内置最高频率钳位（典型 132 kHz），防止频率失控；但设计者往往只测满载 EMI，忽略 QR 频率上升后谐波落点会整体移高，可能把谐波推进不同频段的 CISPR 限值区间。同时，高 $fsw$ 下开关损耗与栅极损耗 ∝ $fsw$，即使每周期传能减少，单位时间开关次数增加，总开关损耗上升，使轻载效率比预期更低。验证纪律：CISPR 25 测量须涵盖满载（低 fsw）和 10% 轻载（高 fsw）两个工况，分别确认谐波落点均低于对应频段限值。

ISO 7637-2 Pulse 5a 规定持续时间长达 400 ms，峰值 87V、源阻抗 Rs = 4 Ω（§4.6.5；Pulse 5b 才是 0.5 Ω，两者不同）。以箝位电压 40V、Rs = 4 Ω 估算：涌入电流 $Isurge\approx (87-40)/4=11.75\text{A}$，400 ms 内 TVS 吸收能量 $E\approx 40\text{V}\times 11.75\text{A}\times 0.4\text{s}=188\text{J}$。普通 DO-214AA（SMB）封装 TVS 的峰值功率额定约 600 W（对应 ms 级脉冲），但 400 ms 时间常数下额定功率需根据热阻 / 时间折算：若结壳热阻 $R\text{thjc}=5\text{K/W}$、热容有限，实际可吸收能量远低于 376 J。正确做法：选车规等级 TRANSIL / SMCJ 系列并查其 400 ms 脉冲功率降额曲线（transient power capability vs. pulse duration），或用 AEC-Q101 通过的大功率 TVS 阵列分担。常见误判：在实验室用小功率 Pulse 5a 发生器仅测短时波形通过，量产时遇到 400 ms 完整脉冲则 TVS 烧断、让 87V 直达 IC。