IGBT 技术

IGBT 开通是 MOS 沟道先动 + BJT 延后激活的两步过程:Gate 加 +15V 让 MOS 沟道开启 → 电子注入漂移区 → 漂移区电位差让 $P^{+}$ 集电极开始注入空穴 → 漂移区电导被注入载流子调制大幅降低 → $VCE(sat)$ 降到约 1.5~2 V。关键物理是后半步的"电导调制"——这正是 IGBT 比 MOSFET 在高压下导通损耗低的原因。

电导调制的定量看电导率 $\sigma =q(n{\mu }_n+p{\mu }_p)$:载流子浓度 $n\approx p$ 从 $10^{13}$ 涨到 $10^{16}\mathrm{c}{\mathrm{m}}^{-3}$,电阻率下降约 1000 倍。这就是 IGBT 低 $VCE(sat)$ 的物理来源,也是它在 >600 V 段碾压 MOSFET 的根本(硅 MOSFET 的 $RDS(on)$ 随耐压约 2.4~2.6 次方暴涨)。

关断的物理与开通不对称——MOS 沟道一撤(电子停止注入),但漂移区里的空穴等离子体不会立刻消失,只能靠复合慢慢消散。这段空穴衰减时间内 $IC$ 仍然在流(俗称"拖尾电流"),期间 $VCE$ 已经升到母线,所以 V·I 重叠产生大量 $Eoff$ 损耗。这条物理就是 IGBT 频率上限的硬约束——空穴复合速度由材料/寿命控制决定,改不了。

拖尾的时间常数近似 ${\tau }_{HL}$(高注入寿命),FS 层(N-buffer)的引入缩短了有效空穴渡越距离,这是现代 FS/H5-IGBT 比早期 PT-IGBT 拖尾短得多的根本原因。IKW75N65EH5 这类高速 H5 用了更激进的寿命控制,拖尾极短——从它 41 ns 的电流下降时间 $tf$、以及 $Eoff$ 仅 0.90 mJ@75A 就能看出。

把关断电流波形分两段看更直观:主下降沿(沟道电子停止,$IC$ 快速跌)和 $Itail$ 拖尾段(空穴复合,$IC$ 缓慢下降)。这两段 $VCE$ 都已经回到母线,所以 V·I 都贡献损耗,但拖尾段时间长得多——对传统低速驱动型 IGBT,拖尾段能贡献 $Eoff$ 的 40~60%;对高速 H5,拖尾被压得很短,占比小得多。

为什么拖尾不能"立即消除":反向电场只能扫出靠近 N 漂移区边界的空穴,中间大部分空穴只能靠复合消失,复合时间常数由缓冲层(FS 层)掺杂 + 寿命控制(电子辐照、重金属扩散)决定。缩短寿命能压拖尾、降 $Eoff$,代价是 $VCE(sat)$ 略升——这又回到第 1 节那对矛盾:H5 选择牺牲一点 $VCE(sat)$ 和短路耐量,换极短拖尾和高频能力。

先看这张实读表——所有数字都能在 datasheet 对应表里查到,注意每一项的测试条件,否则缩放会错。特别提醒两点:$Eon$ 已经包含对管二极管的反向恢复损耗(datasheet 明确 "Energy losses include tail and diode reverse recovery"),所以损耗核算里不能再单列一份 $Err$;此外这颗高速 H5 没有短路耐量额定(下表末行)。

正温度系数对芯片/模块并联至关重要:温度升高时 $VCE(sat)$ 跟着升,流过更多电流的那颗芯片自动"让出"电流给冷的芯片——形成自调节均流。如果温度系数为负(早期 PT IGBT),热的芯片越热越导通,正反馈会锁死,整个模块炸于热失控。这就是为什么 NPT 之后所有驱动型 IGBT 都做正温度系数。

IKW75N65EH5 的 datasheet 直接坐实了这个正温系数:$VCE(sat)$@75 A 从 25°C 的 1.65 V 升到 125°C 的 1.85 V(×1.12)、175°C 的 1.95 V(×1.18)。做热设计必须用高温值 1.85~1.95 V,不能用常温 1.65 V,否则导通损耗会低估约 12~18%。反过来注意:同一颗器件里的二极管 $VF$ 是负温系数(1.35→1.30 V),这解释了为什么二极管并联比 IGBT 并联更需要外部均流手段。

单个开关位(1 IGBT + 1 反并二极管)的总损耗由四项构成,少算任何一项都会让散热选型翻车:

对一个三相逆变器有 6 个开关位,总损耗约是单位的 6 倍(但每个位的瞬时占空比不同,需按 PWM 平均)。

手册给的 $VCE(sat)$-$IC$ 曲线(输出特性图)在工作点附近近似为一条直线,截距 $VCE0$、斜率 $rCE$:

其中 $VCE0$(截距,0.81.0 V)= 集电极 $P^{+}/N$ 结的正向偏置门槛,$rCE$(斜率,1020 mΩ)= 漂移区残余电阻。从曲线取两个工作点 $(Ia,Va)$、$(Ib,Vb)$ 解出 $rCE=(Vb-Va)/(Ib-Ia)$、$VCE0=Va-rCEIa$。对 IKW75N65EH5 的 125°C 曲线,线性化约得 $VCE0\approx 0.9$ V、$rCE\approx 13$ mΩ(自洽核:$0.9+0.013\times 75=1.875\approx 1.85$ V,与 datasheet 的 $VCE(sat)$@75 A/125°C 相符)。

对正弦 PWM 逆变器,峰值相电流 $\hat{I}$、调制比 $M$、功率因数角 $\phi$,IGBT 与二极管按调制波分担电流,导通损耗解析式(SEMIKRON Application Manual)为:

二极管公式同形但符号相反(它在 IGBT 不导通的那半调制波续流):把上式两个 $+M\cos \phi$ 项换成 $-M\cos \phi$,并用二极管的 $VF0$、$rF$。

手册 $Eon$/$Eoff$ 是在固定 $VCC$,test、$IC$,test、$Tj$,test、$RG$,test 下测的。缩放到实际工况(和 MOSFET 页共用)按三个近似线性因子:

四个缩放因子的物理与陷阱:

• 电压 $VCC/VCC,test$:开关损耗 ∝ V·I 重叠 ∝ 母线电压,近似线性。IKW75N65EH5 的 datasheet 测试电压恰是 400 V——若你的母线也是 400 V,这个因子=1,别再乘 300/400 之类(旧稿常见错误:误记测试电压为 300 V)。
• 电流 $IC/IC,test$:重叠区高度 ∝ 电流,近似线性;大电流时 $tr$/$tf$ 略长,严格说超线性。
• 温度 $kT$:这颗 H5 与传统慢速 IGBT 的温度行为很不同。25→150°C:$Eon$ 从 2.30→3.00 mJ(+30%),而 $Eoff$ 从 0.90→1.00 mJ(仅 +11%)。$Eon$ 涨得多是因为它捆绑了对管二极管的反向恢复,而 $Qrr$ 从 1.33→3.70 µC(×2.8)随温度暴涨;$Eoff$(拖尾)在这颗寿命控制激进的 H5 上反而温度稳定。别套用"$Eoff$ 高温翻倍"的通用口径——那是慢速拖尾型 IGBT 的行为,对 H5 会高估 $Eoff$、低估 $Eon$。
• $RG$:$RG$ 翻倍 → 开关时间约翻倍 → E 约翻倍;有内部栅阻时按 $(RGext+RGint)/(RGtest+RGint)$ 修正。IKW75N65EH5 的开关表只在 $RG$=8 Ω 表征,加大 $RG$ 做软关断时 $Eoff$ 会显著上升(见第 11.5、12 节)。

把单次开关能量乘频次,再乘"平均因子"。三相 SPWM 逆变器里每个开关位的瞬时开关能量正比于该时刻被换流的相电流,对正弦半波求平均给出因子 $1/\pi$。注意本式的 $Eon(Tj)$、$Eoff(Tj)$ 是只做了温度选点(§5.4 的 $kT$ 步)的手册能量,电压/电流缩放由下式的显式因子 $\hat{I}/IC,test$、$VDC/VCC,test$ 承担——不要再把 §5.4 已含 V/I 缩放的 $Eon,act$ 代入,否则 V/I 被平方重复计:

二极管的反向恢复损耗已计入 $Eon$(对本 co-pack 器件),所以不再单列 $Psw,FWD$;二极管本身关断软,基本无独立 $Eoff$。第 11 节代入实数。

新人常把注意力全放在 IGBT 上,但反并 FWD 的反向恢复 $Qrr$/$Err$ 是被低估的一块——尤其它随温度暴涨。IKW75N65EH5 的 $Qrr$ 从 25°C 的 1.33 µC 涨到 150°C 的 3.70 µC(×2.8),这份能量在硬换流时被对侧 IGBT 的开通吃掉(所以计入 $Eon$)。这正是 SiC SBD 替换硅 FRD 的最大动力:SiC 肖特基二极管无少数载流子存储、$Qrr\approx 0$,可把这块损耗几乎清零。这就是"Si IGBT + SiC SBD FWD"混合模块的效率杀手锏——不换 IGBT 就能砍掉高频下最脏的一块开关损耗。

IGBT 封装按电流量级 + 寿命要求分几类:分立 TO-247 做小驱动/电源,焊线模块通用工业变频,Easy 系列轻型化适合 EV 充电,压接模块为 HVDC/高压牵引,IPM 集成驱动适合家电。关键判别不是越贵越好,而是按使用环境的 $\Delta Tj$ 循环次数和电流密度选。

IGBT 并联有两个完全不同的均流问题。静态均流(稳态导通)主要由 $VCE(sat)$ 不匹配决定,靠同批次器件 + 正温系数天然稳定——哪颗热,$VCE(sat)$ 升高,自动少分电流。动态均流(开关瞬态)由驱动走线、PCB 寄生电感、温度共同决定,需要驱动 IC 输出对称、每颗独立 $RG$、走线等长——不对称会让某颗先开/先关、承担额外开关应力(动态不均流度典型要求 < 20%)。

模块自身 Rth(j-c) 已固定(datasheet 给),但实际工程中 30~50% 的热阻来自 case-to-heatsink 这段——而这段完全由安装工艺决定。下面几个参数按重要性递减:散热膏厚度影响最大,螺丝力矩次之。IKW75N65EH5 的 datasheet 就规定了 M3 螺丝力矩 0.6 Nm、最多 3 次安装。

IGBT 的 DESAT 检测与 MOSFET 的 $VDS$ 检测同源——正常导通 $VCE\approx 1.5$ V,短路时 $VCE$ 升到几十 V,门槛设在 7 V 左右(典型 6~9 V)。对 SC-rated IGBT,SCWT 长(典型 10 µs)让保护电路有充足余量。下图重述 DESAT 触发链。

(详见 栅极驱动(Gate Driver) 第八节)

Blanking time 是开通瞬间故意屏蔽 DESAT 检测的时长——目的是避开开通过程中 $VCE$ 自然较高的瞬态(此时 $VCE$ 还没降到 $VCE(sat)$,且对管二极管的正向恢复也会让 $VCE$ 短暂虚高),防止误触发。Si IGBT 与 SiC 的 blanking 设置差 3~5 倍,根因是 SCWT 余量差异:

• Si SC-rated IGBT:3~5 µs(SCWT 10 µs,响应余量足)
• SiC MOSFET:12 µs(SCWT 35 µs,几乎踩线)

blanking 绝不能盲目延长——延长 blanking = 缩短 SCWT 保护裕量,真短路时器件暴露更久(见第 12 节陷阱 1)。

短路电流可达额定 56 倍。如果用正常 $RG$,off 关断,高 di/dt 会在回路电感 $Lstray$ 上产生大过冲,叠加到母线上可能超过 $VCES$ 导致雪崩击穿。软关断:DESAT 触发后,驱动 IC 把 $RG$,off 从几 Ω 切换到几十上百 Ω,把 di/dt 降下来、过冲压住,让 IGBT 安全度过短路瞬间。定量的电压尖峰与 $RG$ 关系见第 11.5 节。

IGBT 完整保护按响应时间分三档:μs 级(UVLO/DESAT,实时硬件)、ms 级(过流/过压)、秒级(OTP 过热)。关键是各档独立部署——快保护(DESAT)和慢保护(OTP)对应不同物理量、不同失效模式,缺一就漏过那类失效。

混合开关把 IGBT 与 SiC MOSFET 并联,让两器件按时序分别承担"开关瞬态"和"导通稳态"——SiC 速度快但导通损耗高,负责处理开关瞬态降低 $Eon$/$Eoff$;IGBT 导通损耗低但慢,负责承担稳态电流。两者错时启动,综合性能远优于任一单器件。

精妙之处:开通/关断速度 ≈ SiC(快),导通损耗 ≈ IGBT(低 $VCE(sat)$),芯片面积 ≈ Si IGBT + 小 SiC(成本可控)。

混合开关的工程价值在于用接近 IGBT 的成本拿到接近 SiC 的效率——下表对比同工况三种方案(数值为公开资料典型估算量级,非单一 datasheet 实测)。这是工业变频和中端 EV 项目从纯 IGBT 升级的合理路径。

应用甜点:家用 EV 充电桩(~10 kW)、商用空调、中功率工业变频器——需要比 IGBT 效率更高、又不能承受纯 SiC 成本的场合。

用 125°C 线性化参数 $VCE0$=0.9 V、$rCE$=13 mΩ(§5.2 已核自洽),代入 $\hat{I}$=35 A、$M$=0.9、$\cos \phi$=0.9:

二极管导通用 $VF0$=0.85 V、$rF$=6.4 mΩ(由 $VF$@75A/125°C=1.33 V 线性化自洽),符号相反:

datasheet 的 $Eon$/$Eoff$ 测试电压恰是 400 V = 本设计母线,电压因子=1(不要再乘任何 300/400 系数)。用 150°C 数据作保守值:$Eon$+$Eoff$ = 3.00 + 1.00 = 4.00 mJ @ 75 A。代入 $1/\pi$ 平均因子、电流比 $\hat{I}$/75:

二极管反向恢复损耗已含在 $Eon$ 里(datasheet 明示),不再单列——旧稿另加一份 $Err$≈1.6 W 是重复计数,须删。

单个开关位:IGBT $Pcond$+$Psw$ = 11.6 + 4.75 = 16.4 W;二极管 = 2.0 W;开关位合计 $Ppkg$ ≈ 18.4 W。六个开关位:

结温(单器件,TO-247 + 导热膏 + 强迫风冷,IGBT 与二极管共用 case→散热器路径),取 Rth(c-s)=0.2 K/W、Rth(s-a)=0.8 K/W(每器件份额):

结论一:热是 trivially 达标的——$Tj$≈65°C,离 175°C 上限有 110°C 富余,器件电流 2× 富余(75A 额定 vs 35A 峰值)。热不是这套设计的约束。真正卡脖子的在下一步。

关断时回路电感产生过压,尖峰叠在母线上:

先算真实 di/dt(这里最容易翻车——必须用一致的 SI 单位)。datasheet 条件下(75 A、$RG$=8 Ω、$tf$=41 ns),电流从 90% 跌到 10% 约用 $tf$,故 $dIC/dt\approx 0.8\times 75/41\mathrm{ns}\approx 1.46kA/\mu \mathrm{s}$。注意量级是 kA/µs,不是 A/µs——旧稿写 di/dt≈5 A/µs 并算 $80\times 5=800$ V,单位完全错(80 nH × 5 A/µs 只有 0.4 V)。

• 正常运行(关断峰值 35 A、良好 busbar $Lstray$=50 nH):$dIC/dt\approx 0.8\times 35/41\mathrm{ns}\approx 0.68kA/\mu \mathrm{s}$ → $Vspike=400+50\mathrm{e}-9\times 0.68\mathrm{e}9=400+34=434\mathbf{V}<650V$ ✓
• 关断额定 75 A(过载瞬态、$Lstray$=50 nH):$Vspike=400+50\mathrm{e}-9\times 1.46\mathrm{e}9=400+73=473V$ ✓
• 故障/劣布局(关断 ~150 A 瞬态、$Lstray$=100 nH、$dIC/dt$≈3 kA/µs):$Vspike=400+100\mathrm{e}-9\times 3\mathrm{e}9=400+300=700\mathbf{V}>650V$ ✗ 雪崩风险

修复两条腿:① 把 $Lstray$ 压到 ≤ 30~50 nH——DC-link 电容紧贴 DC+/DC- 端子、层叠 busbar;② 软关断——把 $RG$,off 从 8 Ω 加大(di/dt 近似 ∝ $1/RG$)。以 $RG$,off≈22 Ω 把故障 di/dt 从 3 降到 ~1.1 kA/µs,再配 50 nH:$Vspike=400+50\mathrm{e}-9\times 1.1\mathrm{e}9=455V$ ✓。代价:$Eoff$ 上升(datasheet 只在 8 Ω 表征,加大 $RG$ 显著拉长关断重叠,须查 AN2015-15 的 E-vs-$RG$ 曲线核实增幅)。

这套设计的分水岭不是散热而是 650 V 电压裕量。标称工况(35 A 峰值、良好布局)尖峰 434 V、余量充足;但一旦布局差(100 nH)叠加过载/故障电流,快速 H5 的高 di/dt 直接把尖峰顶到 700 V > 650 V。因此:分立 H5 单管方案里,busbar 电感控制 + 软关断门限比散热更该被反复核算。器件本身在 10 kW/8 kHz 下是"大材小用"的可靠选择——它的价值在高频(30~100 kHz)时才充分兑现,那时 $Psw$ 才成为主导。