Si / SiC / GaN 功率器件横向对比

Si / SiC / GaN 性能差异全部源于 5 个材料参数——禁带宽度 $Eg$、临界击穿场 $Ec$、电子迁移率 ${\mu }_n$、热导率、以及由此推导的 Baliga FoM。其中 $Ec$ 决定耐压能力(SiC 比 Si 大 10×、GaN 11×),热导率决定散热能力(SiC 优于 Si 但 GaN 弱于两者)。下表把核心参数并列。

临界电场 $Ec$ 是整个比较的核心。给定击穿电压 BV，漂移区厚度 $Wdrift$ ∝ BV / $Ec$，方块电阻 $Ron$·A ∝ $Wdrift$ / (q·μ_n·$ND$)，推导后得到：

Baliga FoM = ε · μ_n · E_c³，值越大代表实现同等 BV 所需的 $RDS(on)$·A 越小：

• SiC $Ec$ = 2.8 MV/cm，是 Si 的 9.3×，E_c³ 就是 Si 的 810×，抵消掉 μ_n 较低后 FoM ≈ 500×
• GaN 2DEG 中 μ_n = 2000 cm²/Vs（是体 GaN 的两倍以上），结合 $Ec$ = 3.3 MV/cm，FoM ≈ 2000×

SiC 热导率 370 W/mK，是 Si 的 2.5×，可以在更小的芯片面积下散热，这是 SiC 在大功率场合的第二个优势（第一个是低 $RDS(on)$）。GaN-on-Si 受限于 Si 衬底热导率（150 W/mK），散热能力与 Si 器件相当，在高功率密度应用中是明显短板。

三种 MOSFET 的器件架构关键差异在沟道机制 + 电流方向——Si/SiC 都是垂直流向 + 反型沟道,GaN 是横向流向 + 2DEG 沟道。这条架构差异决定了 GaN 没有传统体二极管(只有反向沟道导通),也决定了 GaN 的超高栅压敏感度。下表对比八个核心维度。

2.1.1 先看 Si 与 SiC 这条垂直器件主线

第一张表关注的是结构相近但材料不同的两代垂直器件，它们的差别主要体现在漂移区、电流能力和体二极管行为上。

2.1.2 再看 GaN 与 IGBT 这两条不同路线

第二张表故意把 GaN 和 IGBT 摆在一起，因为它们都不是“普通垂直 MOSFET”的延伸，而是各自代表一条不同的器件物理路线。

垂直结构，漂移区厚度决定 BV，超结 (Super Junction) 技术通过电荷补偿打破 $Ron$-BV 权衡，Si 超结 MOSFET 在 650 V 以下仍具竞争力。体二极管的正向压降 $VF$ ≈ 0.7–1.2 V，反向恢复电荷 $Qrr$ 较大，是桥式电路损耗的主要来源之一。

与 Si MOSFET 结构相似，但 SiO2/SiC 界面陷阱密度比 SiO2/Si 高 10～100×，导致：

• 沟道迁移率低（通常 20～60 cm²/Vs，远低于体材料 900）
• 需要高正栅压（+18 V）补偿界面态，也带来栅氧长期可靠性压力（TDDB）
• $Vth$ 随温度和应力漂移（BTI 效应），设计裕量需要留足

SiC 体二极管存在反向恢复（$Qrr$），但比 Si PN 二极管小，部分厂商在 SiC 模块内并联 SiC SBD 消除 $Qrr$。

横向结构，所有端子（S、G、D）在同侧表面。核心是 AlGaN/GaN 异质结在界面处自发形成的 2DEG（二维电子气），无需掺杂即可获得 2000 cm²/Vs 的极高迁移率。

关键约束：

• 横向结构导致目前 GaN 主流应用上限为 650 V（高压横向器件面积利用率低）
• 无 PN 体二极管，第三象限靠沟道导通，$VSD$ ≈ $VGS(off)$ + $Vth$，死区时间内损耗需特别计算
• 无雪崩能力（无 EAS 规格），过压保护依赖外部钳位
• 动态 $RDS(on)$：在高压高频切换后，陷阱捕获电子使 $RDS(on)$ 短暂升高 2～5×

IGBT = MOSFET 栅极 + BJT 漂移区，发射极侧 P^+ 注入空穴，使漂移区处于高注入状态，等效 $RDS(on)$ 大幅降低。代价是关断时空穴"尾电流"（tail current），使 $Eoff$ 与电流成非线性关系，高频（>30 kHz）时损耗迅速恶化。IGBT 在 1200 V 以上仍占主导地位，硅基 IGBT7 与 SiC MOSFET 在 1200 V 处于竞争区间。

栅极驱动设计对三种器件完全不同——Si 友好(0V 关断 OK)、SiC 严苛(必须负压关断 + Miller clamp)、GaN 极窄(±5V 余量,稍高就击穿)。这条差异迫使 SiC/GaN 必须用专用驱动 IC,Si MOSFET 时代的驱动方案不能套用。

3.1.1 先看两类 MOSFET 的栅压窗口

第一张表聚焦 MOSFET 体系内部的差别，重点是同为 MOSFET，Si、SiC 在驱动电压和安全余量上已经完全不是一个量级。

3.1.2 再看 GaN 和 IGBT 的驱动边界

第二张表则把最极端的两端摆出来：GaN 栅压窗口极窄，IGBT 虽然慢，但在负压关断和驱动能量上又是另一套逻辑。

dV/dt 能力直接决定能用什么隔离方案——Si 5kV/μs 光耦够、SiC 50kV/μs 数字隔离器最低门槛、GaN 100kV/μs 数字隔离器顶配。dV/dt 越高对栅极驱动 PCB 布局、Miller 钳位、CMTI 要求越严。

dV/dt 越快开关损耗越低，但 EMI 越严重，并对共模电流、栅极串扰（Cross-talk）提出更高要求。

Miller clamp 与负压是针对 Cross-talk 误开通的两层防护——根因是 dV/dt 通过 $Cgd$ 抬高 $VGS$。Si 因 $Vth$ 高+dV/dt 低双重保护不需要,SiC 因 $Vth$ 低+dV/dt 高双重恶化必须要。这条物理决定了 SiC 驱动方案的复杂度。

• Si MOSFET：$Vth$ 较高（2～4 V），多数应用不需要负压或 Miller Clamp，但高 dV/dt 场合建议加
• SiC MOSFET：强制需要 −5 V 关断，并需要 Miller Clamp；原因是 $Cgd$/$Cgs$ 比大，高 dV/dt 下密勒充电电流会触发误导通
• GaN e-mode：$Vth$ 仅 1.5～2 V，极窄栅压窗口（总共 ～4 V），原则上不能加负压（栅极最低 −4 V），但 Miller Clamp 是标配；部分方案用 Cascode 结构回避此问题
• IGBT：与 SiC 类似，需要 −5 ～ −8 V 关断，尤其对大电流模块

主流驱动 IC 厂商针对各器件类型推出专用产品线——Infineon EiceDRIVER 全覆盖、TI UCC21 系列偏 SiC、ADI ADuM/Power Integrations 偏 GaN。新人选型时不要套用 Si 时代的驱动 IC(老 IC 没 Miller clamp 不能驱动 SiC)。

SiC 驱动需 ±15 V 电源 + 负压 + Miller Clamp + DESAT。GaN 需集成驱动控制上升沿速率。IGBT 需软关断 + 去饱和保护。

导通损耗的最优器件按电压区段切换——< 200V 用 Si MOSFET(Trench 工艺还在演进)、200600V 转 SuperJunction 或 GaN、6001700V 用 SiC、> 1700V 用 IGBT。没有"全能器件"——每个电压区段都有专属赢家。

导通损耗公式：$Pcond=Irm{s}^2\cdot RDS(on)$。$RDS(on)$ 随温度升高而增大（Si/SiC MOSFET 正温度系数，有利于并联均流），GaN 也有正温度系数但幅度较小。

开关损耗与频率成正比,核心变量是开关时间 + 电荷参数($Qg$, $Qrr$)。SiC 比 Si 快 510×、GaN 比 SiC 又快 23×——所以频率越高 SiC/GaN 优势越大。关键算式:

开关能量近似正比于 $Qg$，因此：

• GaN：$Qg$ 最低（同等 $RDS(on)$ 下），$Eon$ + $Eoff$ 最小，适合高频
• SiC：$Qg$ 低于 Si，开关损耗远优于 Si，典型工作频率 50～200 kHz
• Si MOSFET：$Qg$ 中等，超结在 650 V 以下与 SiC 接近
• IGBT：关断尾电流导致 $Eoff$ 较大，通常工作在 10～30 kHz

反向恢复损耗只有"少子型"器件才有——Si MOSFET 体二极管是 PN 结(少子注入,$Qrr$ 大)、IGBT 同理、SiC SBD 多数载流子($Qrr$ 小)、GaN 没体二极管(无 $Qrr$)。这条物理决定了 SiC SBD 替换 Si FRD 的工程价值——免去几十 nC 反向恢复电荷。

热管理对三种器件挑战不同——SiC 热导率高散热相对容易、Si 中等、GaN 热导率反而比 Si 还低(横向沟道集中发热)。所以 GaN 散热反而是个工程挑战,常需要正面冷却 + 翻转封装等特殊散热方案。

把 §4.1~4.4 各项损耗代入实际应用场景看综合效率——频率越高 SiC/GaN 优势越大(开关损耗占比上升),电压越高 SiC 优势越大(导通损耗 Si 落后)。下表覆盖 EV / OBC / 工业三个典型场景的效率参考。

数据为典型参考值，实际结果因电路设计、散热和工作点而异。

把"哪种器件用在哪种场景"落到工业默认共识——下表 8 个典型应用都有明确的"工业最佳实践"。关键判别:不是看哪个器件最好,而是看在该应用工况(电压/频率/成本约束)下哪个器件性价比最高。

选型理由：SiC 适合高压 + 高频 + 高温场景（EV、光伏、航空）。GaN 适合 650 V 以下高频小型化（OBC、PSU、48V）。Si 在低压低成本场景仍无可替代。

选型决策用三个核心变量分支——电压、频率、成本。下图把这三个变量串成决策树,3-4 步就能落到具体器件类型。实际项目还要叠加供应链稳定性、专利布局、客户既有方案等约束,但工程上 80% 的选型用这棵决策树就够。

裸片成本主要被晶圆成本和良率决定——SiC 晶圆成本是 Si 的 3-5×、GaN 在 GaN-on-Si 模式下接近 Si。但裸片成本不等于系统成本(下一节展开),单看裸片选 Si 总是最便宜,这是工程师常犯的误判。

注意：以上为裸片成本趋势，封装模块的价格差异更大（SiC 半桥模块可达 Si IGBT 模块的 4～8×）。

系统成本视角翻转了裸片视角的结论——SiC/GaN 虽然器件单价高,但减重 30%、减体积 50%、减散热成本、减电池容量,整车成本反而降。这就是为什么 EV 主驱大规模 SiC 化在 2022 年后突然爆发——SiC 价格跌+整车成本算账过线。

供应链成熟度直接影响产品 BOM 风险——Si 多家分散最稳、SiC 集中在 Wolfspeed/ST/Infineon/Onsemi 4 家、GaN 集中在 Power Integrations/Navitas/EPC 等少数。车规项目选型必须考虑双供应商,任何器件只有 1 家供应都是供应链风险。

SiC 主要供应商：Wolfspeed、ROHM、Infineon、ST、onsemi、三菱。GaN 主要供应商：Infineon (CoolGaN)、Navitas、EPC、TI (LMG 系列)。

SiC 衬底成本是制约价格下降的核心瓶颈。150 mm SiC 晶锭拉制周期长（1～2 周，远长于 Si 的数小时），良率仍低于 Si。200 mm 衬底量产（Wolfspeed、SK Siltron 等计划 2025～2027 年量产）预计将 SiC MOSFET 成本降低 30～50%。

GaN-on-Si 利用现有 Si 200 mm 产线，成本结构更接近 Si，是 GaN 成本快速下降的基础。

SiC 未来 5 年的演进集中在三个技术方向——沟槽栅替代平面栅(Infineon CoolSiC G2 已量产)、200mm 晶圆替代 150mm(Wolfspeed/ST 切换中)、新封装(SiC 模块导热更好)。这些演进让 SiC 单位面积电流密度提升 30%、成本降 50%。

• 沟槽栅 SiC（Trench SiC）：减小元胞间距，降低 $RDS(on)$·A，Infineon CoolSiC、ST SiC 沟槽均已量产
• 200 mm 衬底：2025～2027 年逐步过渡，目标降低裸片成本 30%
• 集成体二极管优化：JFET 区优化、内建 SBD 结构（如 ROHM DTMOS）消除 $Qrr$
• 封装革命：从 TO-247/D³PAK 向 Ag 烧结双面散热模块演进，$Rth$,jc 降低 50%
• 价格预测：1200 V/40 mΩ SiC MOSFET 预计 2027 年降至 USD 3～5（当前 USD 8～15）

GaN 未来 5 年的演进集中在突破耐压 + 提升集成度——垂直 GaN(目标 1200V+)、GaN-on-SiC(高频率应用)、GaN IC 集成(把驱动 + 保护和 GaN 同片)。这些路径都还在研发到小批量阶段,2030 前 GaN 主战场仍在 < 650V。

• 垂直 GaN（Vertical GaN）：通过垂直电流路径突破 650 V 横向器件面积限制，目标 1200 V；GaN-on-GaN 衬底是关键，目前处于研究 → 小批量阶段
• 集成驱动（GaN + 驱动 IC）：TI LMG3522、Navitas GaNFast 系列将驱动器集成进封装，减少外部寄生，简化设计
• GaN-on-SiC RF 应用：高功率密度射频，不在本页讨论
• 动态 $RDS(on)$ 改善：表面处理、p-GaN gate 优化持续降低陷阱密度，主流 e-mode GaN 动态 $RDS(on)$ 比率从早期 5× 降至 1.3～2×
• 价格预测：650 V/35 mΩ GaN HEMT 预计 2026 年降至 USD 2～4

Si 在低成本和某些特殊应用上仍有不可替代性——IGBT7 微沟槽工艺让 Si IGBT 在 1700~6500V 中低频区域仍是最优选;消费/工业 < 100V Si MOSFET 价格优势锁死。所以 Si 不是被替代,而是退居"传统大宗市场"和"超高压利基市场"。

• IGBT 第七代（IGBT7）：Infineon 引入微沟槽场截止（Micro-trench FS）、更薄 wafer，$Eoff$ 降低 30%，在 1200～1700 V 中低频（<30 kHz）仍具成本优势
• RC-IGBT（反并联 IGBT）：集成续流二极管，减少模块内焊线数量，可靠性提升
• 混合模块（Fusion）：SiC SBD + Si IGBT（Infineon Fusion）是当前 400 V EV 市场的过渡方案，Si IGBT 体积 + SiC 二极管消除 $Qrr$，综合成本低于全 SiC
• Si 超结 MOSFET：在 200～650 V 低频段依然是最优性价比选择

2030 年的功率半导体市场会是三材料并行而非任一独占——Si 占 60%(中低端 + 超高压)、SiC 占 25%(EV 主驱 + HV 工业)、GaN 占 15%(消费快充 + 中高频中低压)。这条预测的根因是各材料在不同电压区段都有物理优势,任一替代都不会"完全胜出"。

场景：5 kW / 400 V DC 半桥（OBC 前级 PFC 类），$Irms=12.5\text{A}$，结温取 125 °C。选三台竞品（同耐压、近似电流额定）：

Si IGBT（IKW20N65EH5）——导通损耗由压降而非 $RDS(on)$ 决定；双极注入使漂移区低阻，但引入尾电流：

• $VCEsat$ @12.5 A、125 °C ≈ 1.4 V（正温度系数）
• $Pcond=IC\cdot VCEsat=12.5\times 1.4=17.5\text{W}$
• $Eon\approx 0.8\text{mJ}$、$Eoff\approx 0.53\text{mJ}$（@400 V / 12.5 A / 125 °C，按电流线性缩放自 20 A 测点）
• $Psw(f)=(Eon+Eoff)\cdot f=1.33\text{mJ}\times f$
• $Prr$ @50 kHz ≈ 5 W（外置 FWD 的 $Qrr$ 贡献）

SiC MOSFET（SCT3080AL）——导通损耗由 $RDS(on)$ 温度系数主导（25 °C 80 mΩ → 125 °C 约 175 mΩ，因子约 2.2）：

• $RDS(on)$ @125 °C ≈ 175 mΩ（须读 datasheet 温度曲线）
• $Pcond=Irm{s}^2\cdot RDS(on)=12.5^2\times 0.175=27.3\text{W}$
• $Eon\approx 0.55\text{mJ}$、$Eoff\approx 0.20\text{mJ}$（@400 V / 12.5 A / $Rg=15\Omega$，@25°C 条件；125°C 时 Eoff 约增 20–30%，本算例偏乐观，不影响频率交叉点量级）
• $Psw(f)=0.75\text{mJ}\times f$
• $Prr\approx 1\text{W}$（体二极管 $Qrr$ 远小于 Si；并联 SiC SBD 则约 0.2 W）

GaN HEMT（GS61008P）——2DEG 无少子注入，$RDS(on)$ 极低、开关能量约 SiC 的 1/10；代价是无雪崩 + 动态 $RDS(on)$（见 §9）：

• $RDS(on)$ @125 °C ≈ 22 mΩ（15 mΩ @25 °C，温度系数约 1.5×）
• $Pcond=12.5^2\times 0.022=3.4\text{W}$
• $Eon\approx 0.040\text{mJ}$、$Eoff\approx 0.015\text{mJ}$
• $Psw(f)=0.055\text{mJ}\times f$
• $Prr=0$（无体二极管；死区 $VSD$ 损耗另算）

同等工况下并列——50 kHz 时 GaN 以碾压优势胜出，IGBT 已到极限：

频率交叉点定义"谁赢"的边界，是三材料最核心的工程结论（下式按 $Pcond+Psw(f)$ 令单管损耗相等，忽略 $Prr$ 的小斜率项）：

IGBT vs SiC：$17.5+1.33f=27.3+0.75f⟹0.58f=9.8⟹f\approx 16.9\text{kHz}$

SiC vs GaN：$27.3+0.75f=3.4+0.055f⟹0.695f=23.9⟹f\approx 34.4\text{kHz}$

三区间选型规则（@5 kW / 400 V / $Irms=12.5\text{A}$）：

设计警示：交叉点随电流移动——电流越大 IGBT 低 $VCEsat$ 优势越明显、IGBT-SiC 交叉点右移（可达 30 kHz+）；电流越小 GaN-SiC 交叉点左移。不能把本例频率直接套到其他功率点（见 §10.4）。

验证 SiC 的 125 °C 假设是否自洽（单管 65.8 W @50 kHz）。SCT3080AL 结到壳热阻取 datasheet 值 $RthJC=0.86\text{K/W}$（typ，与本 wiki 热管理 及 SiC 器件 页一致）：

• 结到壳温升 $\Delta Tjc=65.8\times 0.86=56.6$（单位 °C，仅结到壳、未含壳到散热片 $RthCS$）
• 若散热片维持 80 °C，则 $Tj\gtrsim 80+56.6=137$ °C——超过假设的 125 °C

结论翻转：65.8 W/管 使单颗 TO-247 SiC 在 50 kHz 热受限，125 °C 假设偏乐观（实际更高、$RDS(on)$ 随之上升，有热正反馈风险）；真实 5 kW / 50 kHz SiC 设计须并联分摊或强散热。这恰好反衬 GaN（6.15 W/管）的热优势——同频率下 GaN 几乎不受热约束，这才是 §8.3"GaN 碾压"结论的物理落点。

GaN HEMT 没有 EAS（雪崩能量）规格：漏压一旦超过额定 BV 立刻失效，没有 Si/SiC 的"先雪崩后失效"缓冲。根因：横向 GaN 击穿路径从 D 到 S 走表面，无法像垂直器件靠耗尽层吸能。典型触发：ISO 7637 汽车 EFT 瞬态、绕线电感脱手的 $L\cdot dI/dt$ 尖峰、多相死区换向。正确做法：GaN 漏极加双向 TVS 或稳压管钳到 BV × 0.8 以下；PCB 寄生每 1 nH 在 10 A/ns 换向产生 10 V 尖峰，GaN 布局须 $Lloop<1\text{nH}$。

SiC 栅氧（SiO2/SiC 界面陷阱密度比 SiO2/Si 高 10–100×）导致 BTI：长期加 $VGSon=+18\text{V}$ 时陷阱捕获使 $Vth$ 正漂 0.3–1 V；长期 $VGSoff=-5\text{V}$ 也有负向 BTI。危害：$Vth$ 上移使同 $VGS$ 下导通能力下降（$RDS(on)$ 增大），极端下无法完全导通。正确做法：$VGSon\le +18\text{V}$、$VGSoff=-5\text{V}$（AEC-Q101 窗口）；选通过 1000 h HTGB 的器件；关注厂商 BTI $\Delta Vth$ 规格。

GaN 在高压高频下，关断期间漂移层与 AlGaN/GaN 界面陷阱捕获自由电子，使再导通后 $RDS(on)$ 短暂升高 1.3–3×（严重达 5×）。基于静态 $RDS(on)$ 的仿真看不到。触发：高 $VDS$（BV 的 50%+）× 高频（>100 kHz）× 高温；轻载（器件长时高 $VDS$）反而更严重。正确做法：用 DPT 在实际 $VDC$/$ID$/频率测动态 $RDS(on)$；选提供动态数据的型号；留 1.5–2× 裕量。

IGBT 的 $Eoff$ 含尾电流，高温下尾电流时间延长（25 °C 约 5 μs → 150 °C 约 10 μs），$Eoff$ 非线性增大（温度正反馈）。$fsw>30\text{kHz}$ 且散热余量不足时：尾电流 → 额外热 → 更高 $Tj$ → 更长尾电流 → 热失控。正确做法：通用工业规则 IGBT 最高频率 ≤ 30 kHz；需更高频升级 SiC；散热留 $Tjmax-Tj>30$（°C）裕量。

SiC 的 $Vth$ 单元离散达 ±0.5 V，多管并联时开关时序错开，Miller 区产生 ns 级窄脉冲电流差异，$Vth$ 低的先导通先承浪涌、长期先失效。根因：并联均流靠正温度系数（高温 $RDS(on)$ 增大→自然均分），但只在稳态导通有效；开关瞬间电流由门限与寄生电感定，温度系数不起作用。正确做法：Kelvin 源端子（4 脚封装）；每管独立驱动回路（共享 IC 但独立 $Rg$）；$Rg$ 精密匹配（≤5%）；必要时加 2–5 Ω 均流电阻。

GaN e-mode 有效驱动窗口仅约 4 V（$Vth\approx 1.5\text{V}$、$VGSmax=6\text{V}$）。驱动纹波、电源噪声、栅极 $di/dt$ 感应任一超过 ±0.3 V 的 $VGS$ 抖动，都会：关断时 $VGS$ 反弹过 $Vth$ → 误导通；导通时 $VGS$ 抖落 → 误关断 → 高 $VDS$ 电流积累。正确做法：GaN 驱动 IC 与器件最短走线（或同封装，如 LMG3522 内建 Miller Clamp）；$VGS$ 供电用独立低 ESL 电容组；栅极走线 < 5 mm。

以 SiC 裸片 3–5× Si 为由拒绝 SiC，但完整系统 BOM 常颠覆：磁性缩减（SiC 允许约 10× 频率，PFC 电感 500 μH→50 μH，体积减半）；散热缩减（效率高 1–2%，5 kW 省 50–100 W 热耗，散热器成本降约 30%）；EMI 滤波增加（高 dV/dt 使 CM 噪声升，滤波成本增）。案例（6.6 kW OBC）：Si IGBT BOM 约 $480、SiC 约 $440（器件贵 $50，但磁性 + 散热省 $90），SiC 系统反低约 $40（2023 年价，具体随行情）。

$Vth$ 随温降升高（负温度系数）。GaN e-mode 在 −40 °C 时 $Vth$ 从典型 1.5 V 升至约 2.8 V，吃掉 4 V 栅压余量的 33%。$VGSon=5\text{V}$ 在 −40 °C 裕量仅约 2.2 V，接近边界。设计行动：核 $VGSon$ 上限是否仍高于 $Vthmax+\Delta Vnoise$（约 2.8 + 0.5 = 3.3 V）——5 V 满足但须实测而非典型值推算。

GaN 大信号优势在满载显著，但轻载（<10% 额定）时动态 $RDS(on)$ 放大可能使实际导通损耗超过 SiC（轻载占空比极端、器件长时高 $VDS$、陷阱捕获更充分，动态 $RDS(on)$ 升 2–3×）。结论：有轻载效率要求（如 OBC 待机）须实测动态 $RDS(on)$；轻载场景 SiC 稳定 $RDS(on)$ 可能实际效率更好。

同时满足 $Tj>150$（°C）、$fsw>25\text{kHz}$、结到散热片热阻 > 0.5 K/W 时，IGBT 进入热正反馈危险区：尾电流随温延长 → $Eoff$ 增 40% → 热耗增 → $Tj$ 再升。散热余量 < 20 °C 时无法收敛。设计行动：高温 >30 kHz 强制 SiC/GaN；若保留 IGBT，须保证最差工况（最高环温 + 满载）$Tj<Tjmax-30$（°C）。

§8 交叉频率以 $Irms=12.5\text{A}$ 为基础。电流升到 40 A（大功率逆变器）：SiC $Pcond=40^2\times 0.175=280\text{W}$（大幅上升）；IGBT $Pcond=40\times 2.0=80\text{W}$（双极注入，随电流升缓慢）；IGBT-SiC 交叉频率右移至约 35–50 kHz。结论：大电流（>30 A 连续）场合 IGBT 导通优势显著，需更高频 SiC 才反超——这是大功率工业 IGBT 在 <30 kHz 仍主流的根本原因。