GaN 器件（Gallium Nitride Power Devices）

读完本页后，你应该能够：

• 从材料物理出发，解释 GaN 在 650 V 以下为何能比 SiC 有更低的 $R_{DS(on)}$，以及 SiC 在哪里反超。
• 描述 AlGaN/GaN 异质结如何形成 2DEG，以及 d-mode 与 e-mode 器件的区别。
• 列出 GaN 驱动电路与 SiC 相比的四个独特挑战，并给出工程对策。
• 针对 OBC、DC-DC、48V 系统等典型应用，判断 GaN 与 SiC 的边界在哪里。
• 说出至少五家主流 GaN 供应商的技术路线差异。
• 解释动态 $R_{DS(on)}$ 退化和电流崩塌的物理来源及工程缓解手段。

GaN（氮化镓）、SiC（碳化硅）与 Si（硅）的物理参数决定了各自的应用边界。三者的关键差异如下表所示。

关键材料参数对比

材料参数差异决定了三者的应用边界——GaN 电子迁移率高+临界场强大,Baliga 品质因数最高;SiC 热导率最优适合高压;Si 工艺成熟低压仍占优。这是后面所有应用选型论证的物理基础。

GaN 的优势：电子迁移率最高 + 临界场与 SiC 相当，在 650 V 以下实现最低 $R_{DS(on)}$，开关速度最快。Baliga 品质因数 ε · μ · E_c³ 对 GaN（2DEG）最高。

SiC 的优势：热导率是 GaN 的 3.8 倍。在 1200 V 以上，漂移区厚度和结温要求使热导率成为决定因素，SiC 占优。另外 SiC 有成熟的体二极管和雪崩额定，可靠性设计更容易。

Si 的地位：在 100 V 以下（超结 MOSFET）仍有竞争力，成本和工艺成熟度无可替代，但 400 V+ 应用正逐渐被 GaN/SiC 侵蚀。

应用电压边界（经验规则）

电压边界按 4 个区间划分器件最优解——< 100 V 是 Si/GaN 之争,100–650 V 是 GaN 甜区,650–1200 V 是 GaN/SiC 拉锯,> 1200 V SiC 主导。这个边界取决于材料 Baliga FoM 与热导率的平衡点。

• < 100 V：Si 超结 MOSFET 或 GaN（EPC 等，追求极致频率）
• 100 V – 650 V：GaN e-mode 甜区（OBC、LLC、totem-pole PFC、服务器 PSU）
• 650 V – 1200 V：GaN 与 SiC 竞争（GaN 向上延伸至 900 V，但可靠性验证少）
• > 1200 V：SiC MOSFET 主导（牵引逆变器、工业变频器）

AlGaN/GaN 异质结与 2DEG

GaN 功率器件的核心结构是 HEMT（高电子迁移率晶体管），而非 MOSFET。其工作原理依赖异质结：

• 在 GaN 缓冲层上外延一层薄的 AlGaN（铝镓氮）势垒层（～20–25 nm）。
• 由于 AlGaN 与 GaN 的自发极化和压电极化之差，在界面处积累高密度自由电子，形成二维电子气（2DEG）。
• 2DEG 的片状浓度 $n_s$ ≈ 10^1^3 cm⁻²，比普通体材料高 1–2 个数量级；电子在二维量子阱中迁移，受声子散射极小，实现 μ > 2000 cm²/V·s。
• 关键：2DEG 无需掺杂即可形成——这消除了杂质散射，是 GaN 迁移率高于 SiC 的根本原因。

D-mode vs E-mode（常开 vs 常关）

AlGaN/GaN HEMT 天然是**常开（depletion-mode, d-mode）**器件：

• 栅极 $V_{GS}$ = 0 时，2DEG 导通（沟道存在）。
• 需施加负栅压（通常 −10 V 至 −20 V）才能耗尽 2DEG 关断。
• 问题：电力电子系统中上电时若驱动信号未就绪，常开器件会直通，造成短路——不接受。

解决方案一：E-mode（增强型，常关）

• p-GaN 栅极结构（Infineon CoolGaN、EPC 等）：在 AlGaN 上增加 p-GaN 层，天然耗尽 2DEG，$V_{th}$ ≈ +1.5 V。开启电压 $V_{GS}$,on ≈ +5 V～+6 V（不能超过 +7 V 否则损坏 p-GaN 结）。
• 氟离子注入（台积电 GaN）：局部注入 F⁻ 离子将 $V_{th}$ 推正。

解决方案二：Cascode 级联（Transphorm 路线）

• 低压（通常 30 V）Si MOSFET（e-mode，常关）与高压 d-mode GaN HEMT 串联。
• Si MOSFET 控制栅极：关断时其漏极电压升高，将 d-mode GaN 的源极拉正 → GaN 栅-源电压变负 → GaN 关断。
• 优势：Si MOSFET 有雪崩额定，系统可靠性更高；$V_{GS}$ 驱动规格与普通 MOSFET 兼容（+12 V/0 V）。
• 代价：寄生电感串联在回路中，影响开关速度；两个器件总面积更大。

E-mode p-GaN 门极结构细节

p-GaN 栅极的 GaN HEMT 是目前市场主流（Infineon、GaN Systems、Nexperia），其截面结构从下到上：

Si 衬底（或 SiC/蓝宝石）
GaN 缓冲层（~4 μm）
GaN 沟道层
AlGaN 势垒层（~25 nm）
[2DEG 形成界面]
p-GaN 帽层（~60 nm，栅极区域保留，其余刻蚀掉）
栅极金属（ohmic contact to p-GaN）

导通：$V_{GS}$ > $V_{th}$ ≈ +1.5 V → p-GaN/AlGaN 结正偏 → 2DEG 再次形成 → 沟道导通
关断：$V_{GS}$ = 0 V → 2DEG 被耗尽 → 高阻态
$V_{GS}$ 绝对不能超过 +7 V（p-GaN 结注入电流，不可逆损坏）

GaN 的物理特性带来了与 Si/SiC 完全不同的驱动设计约束，是 GaN 应用中最容易踩坑的地方。

挑战 1：无体二极管（或极差的反向恢复）

GaN HEMT 没有 p-n 体二极管结构。续流靠的是反向导通模式（reverse conduction）：

• 当 $V_{GS}$ = 0、$V_{DS}$ < 0 时，沟道可以反向导通，但此时 $V_{SD}$(正向压降) ≈ |$V_{th}$| + I·$R_{DS(on)}$ ≈ 1.5 V–2.5 V，远大于 Si 体二极管的 0.7 V 和 SiC 肖特基的 1.2–1.8 V。
• Cascode 结构中，反向导通靠 Si MOSFET 的体二极管，特性好但引入了额外寄生电感。

工程对策：

• 缩短死区时间（dead time）：死区期间靠反向沟道续流，压降高、损耗大；死区越短越好，通常控制在 10–20 ns（SiC 为 100–200 ns）。
• 或增加外置肖特基二极管（Cascode 封装内有时自带）。
• 桥臂驱动需精确同步，建议使用带硬件死区生成的栅极驱动 IC（如 TI LMG3522、Infineon 1EDi 系列）。

挑战 2：极快的 dV/dt（100–200 V/ns）

GaN 的寄生电容（$C_{oss}$、$C_{iss}$）极小，加之 $R_{DS(on)}$ 低，开关时 dV/dt 可达 100–200 V/ns（SiC ～50 kV/μs ≈ 50 V/ns；Si IGBT ～5–10 V/ns）。

后果：

• PCB 布局上任何 1 nH 电感，在 di/dt = 10 A/ns 时产生 10 V 尖峰——GaN 无雪崩，这个尖峰直接击穿器件。
• 共模电流 i = $C_{stray}$ · dV/dt，EMC 问题极严重。
• 栅极串扰（Cross-talk）：桥臂互补管 $C_{GD}$ · dV/dt 注入电流可能误触发关断管。

PCB 布局黄金法则：

• 功率回路（GaN + 直流母线电容 + 负载）的环路面积必须 < 50 mm²（SiC 要求 < 100 mm²）。
• 栅极驱动回路（GaN 栅极 + 驱动 IC + 去耦电容）必须独立，与功率回路不共地。
• 去耦电容紧贴 GaN 封装，引线长度 < 2 mm。
• 四层板推荐：顶层功率铺铜、第二层地平面、第三层驱动信号、底层地。

挑战 3：栅极电压窗口极窄

GaN 的栅极窗口只有 Si/SiC 的 1/5——p-GaN 器件 0~+6V,超过 +7V 即不可逆损坏。这条窗口约束直接决定了驱动 IC 选型和电源轨纹波规格。

GaN Cascode 的驱动规格与 Si MOSFET 兼容（+12 V/0 V，窗口 ～30 V）。

p-GaN 器件的工作窗口只有约 6 V（0 V 到 +6 V），任何振铃超过 +7 V 即可能损坏。这要求：

• 栅极驱动输出阻抗精确控制（通常 $R_G$ = 0–5 Ω）。
• 驱动 IC 电源轨需要精密稳压，不允许上电过冲。
• 强烈建议使用 GaN 专用驱动 IC（内置欠压锁定、精确输出电压）。

挑战 4：无雪崩额定（No Avalanche Rating）

Si MOSFET 和 SiC MOSFET 均标注 $E_{AS}$（单脉冲雪崩能量），即器件可以安全吸收漏极感性尖峰能量。GaN HEMT（e-mode）没有雪崩额定——$V_{DS}$ 超过 $B{V}_{DSS}$ 即不可逆击穿。

工程对策：

• 保证任何工况下 $V_{DS}$ 尖峰 < 80% $B{V}_{DSS}$（建议 < 70% 留足裕量）。
• 直流母线 TVS 钳位二极管或 RCD snubber 必须存在（即使 SiC 系统有雪崩，GaN 系统 snubber 不可省）。
• 功率回路电感 < 3 nH（PCB 布局极端紧凑）。
• 选用额定 650 V GaN 时，母线电压建议 ≤ 400 V（留 250 V 尖峰裕量）。

挑战 5：Bootstrap 在高频下的挑战

Bootstrap 充电依赖下管导通期间对 $C_{boot}$ 充电。GaN 系统频率可达 1–5 MHz，下管导通时间可能仅 100–200 ns：

• Bootstrap 二极管导通时间不足 → 高压侧栅极驱动电压下垂。
• 解决：使用专用 GaN 驱动 IC 的内置 bootstrap 结构（如 TI LMG3522 集成 bootstrap 充电泵），或独立隔离电源。

挑战 6：共源极电感（Common-Source Inductance, $L_{CS}$）

$L_{CS}$ 是封装内连接 GaN 源极与栅极驱动地的寄生电感。开关瞬间 di/dt 在 $L_{CS}$ 上产生反向 EMF，减慢开通速度（正反馈减小 $V_{GS}$）。GaN 的 di/dt 比 SiC 更快，$L_{CS}$ 的影响更严重。

• GaN 芯片级封装（如 EPC 的 LGA 封装）的 $L_{CS}$ < 0.1 nH，极小。
• 传统 TO-247 封装的 $L_{CS}$ ≈ 5–10 nH，严重限制 GaN 的速度优势。
• 结论：GaN 必须使用低电感封装（LGA、DFN、QFN、GaNPX），TO 封装不适合。

GaN 和 SiC 不是竞争关系，而是在电压和功率维度上的互补。

电压-功率应用地图

GaN 与 SiC 不是竞争关系而是电压维度互补——GaN 占 100650 V 的高频/低中功率(消费/服务器/OBC),SiC 占 8001200V 的高压/大功率(牵引/快充)。看清这条互补关系才不会做错选型。

GaN 的甜区应用详解

图腾柱 PFC（Totem-Pole PFC）：传统 PFC 用 Si MOSFET 时，因体二极管反向恢复问题无法工作在 CCM 下，被迫用 CrCM（临界模式）限制功率密度。GaN 无反向恢复（技术上反向沟道不存在反向恢复），可工作在 CCM，效率提升 1–2%，频率提升至 100–300 kHz，磁芯体积减小 60–80%。

LLC 谐振变换器：GaN 低 $C_{oss}$ 有利于 ZVS 实现，开关损耗几乎为零，频率可推至 1 MHz+，变压器体积极小。这是数据中心 PSU 和 OBC DC-DC 级的主流拓扑。

48V 轻混系统：48V-12V 双向 DC-DC 转换器，100–200 V GaN 工作频率可达 500 kHz–2 MHz，扼流圈、变压器体积大幅缩小，整体功率密度提升 3–5×。

GaN 市场已进入成熟竞争阶段，各供应商技术路线各有侧重。

供应商技术路线概览

EPC（Efficient Power Conversion）

• 路线：增强型 GaN（e-mode），芯片级 LGA 封装（无引线），无封装电感极小。
• 电压：15 V–200 V（少量 350 V），面向消费电子/数据中心。
• 特点：最低封装电感（< 0.1 nH），最高频率能力（> 10 MHz）；无汽车级认证，温度范围受限。
• 代表产品：EPC2045（100 V, 1 mΩ），EPC2001C（100 V, 7 mΩ）。

Infineon CoolGaN

• 路线：p-GaN 栅极，e-mode；GaN-on-Si 外延。
• 电压：400 V / 600 V / 650 V。
• 特点：集成 ESD 保护，$V_{GS}$ 耐受到 +10 V（比大多数 p-GaN 宽），配套 EiceDRIVER 驱动 IC；与 GaN Systems 合并后形成完整生态。
• 代表产品：IGT60R070D1（600 V, 70 mΩ），IGT60R040D1（600 V, 40 mΩ）。

GaN Systems（现已被 Infineon 收购）

• 路线：e-mode p-GaN，GaNPX 封装（底面焊盘，极低电感）。
• 电压：100 V / 650 V。
• 特点：GaNPX 封装实现 $L_{pkg}$ ≈ 0.2 nH，非常适合高频桥臂应用。
• 代表产品：GS66508T（650 V, 50 mΩ），GS66516T（650 V, 25 mΩ）。

Transphorm

• 路线：Cascode（d-mode GaN + Si MOSFET），唯一采用 GaN-on-SiC 外延（热性能更好）。
• 电压：650 V / 900 V。
• 特点：汽车级 AEC-Q101 认证，JEDEC 标准 TO-247/TO-263 封装，驱动兼容性最好；900 V 产品面向工业/车充。
• 代表产品：TP90H180PS（900 V, 180 mΩ，AEC-Q101），TP65H035WS（650 V, 35 mΩ）。

Nexperia

• 路线：e-mode p-GaN（与 Infineon 类似），重点汽车级。
• 电压：650 V。
• 特点：AEC-Q101 认证，封装有 CFP3 / CFP5（低电感），专注汽车 OBC 市场。
• 代表产品：GAN063-650WSA（650 V, 63 mΩ，AEC-Q101）。

Texas Instruments (TI)

• 路线：集成 GaN（GaN FET + 栅极驱动器 + 保护 + 电平转换集成在同一封装）。
• 电压：80 V / 600 V。
• 特点：LMG34xx 系列集成半桥（含自举、死区生成、过流保护），极大简化设计；但集成度高意味着灵活性受限，散热设计需关注。
• 代表产品：LMG3522R030（600 V, 30 mΩ，集成驱动），LMG3611R070（600 V, 70 mΩ）。

Navitas（纳维达斯）

• 路线：GaNFast 技术——GaN FET 与驱动/逻辑集成（单片），NV6xxx 系列。
• 电压：650 V。
• 特点：集成速度最快，面向消费快充（氮化镓快充适配器爆发式增长）；Monsoon 系列面向工业/汽车。
• 代表产品：NV6128（650 V, 150 mΩ，集成驱动，适配器级），NV6802（650 V, 25 mΩ，Monsoon）。

产品参数对比表（650 V 级）

650 V GaN 选型主要看 3 个维度——$R_{DS(on)}$ 决定导通损耗、封装电感决定开关速度、AEC-Q101 决定能否上车。这三条在量产项目里通常会同时被甲方拉成 BOM 红线。

e-mode 器件 $V_{GS}$ 驱动 +6/0 V；Transphorm Cascode 为 +12/0 V；TI 集成方案为数字输入。

OBC（车载充电器）

汽车 OBC 是 GaN 在车规领域最主要的落地场景，功率等级 6.6 kW（L1/L2 充电）至 22 kW（三相交流充电）。

典型拓扑：

• AC-DC 级（PFC）：图腾柱 PFC，GaN 工作于 CCM，频率 100–200 kHz，输出 400 V 或 800 V 直流母线。相比 Si 方案，效率从 97.5% 提升至 99%，功率密度从 3 kW/L 提升至 6+ kW/L。
• DC-DC 级：LLC 谐振变换器（GaN）或 CLLC（双向，支持 V2G），频率 300 kHz–1 MHz。
• 整机效率目标：> 96%（6.6 kW），> 97%（22 kW）。

GaN OBC 已在多款量产车型搭载（特斯拉 Model 3 后期版本、宝马 iX 等），Tier1 包括 Bosch、Valeo、BorgWarner、比亚迪弗迪动力等。

48V-12V DC-DC 变换器

轻混和 48V 系统需要双向 48V-12V DC-DC，功率 1–3 kW。GaN（100–200 V 器件）可将工作频率推至 500 kHz–2 MHz：

• 磁性元件体积减小 70–80%（相比 100 kHz Si 方案）。
• 效率 > 98%（峰值），整机功率密度 > 10 kW/L。

汽车级资质与可靠性挑战

车规 GaN 面临的主要挑战：

AEC-Q101 认证：Transphorm 和 Nexperia 已获认证；EPC 和 GaN Systems 的部分产品仍在推进中。Cascode 路线（Transphorm）因继承了 Si MOSFET 的可靠性数据，认证相对容易。

动态 $R_{DS(on)}$ 退化（Dynamic $R_{DS(on)}$ Degradation）：

• 现象：GaN HEMT 在高压关断状态下，沟道区域陷阱捕获电子（尤其是 GaN 缓冲层的碳掺杂陷阱），重新开通后 $R_{DS(on)}$ 比静态值高 2–5 倍，经数十至数百微秒后恢复正常。
• 物理：碳掺杂（C-doping）抑制缓冲层漏电，但 C 陷阱也捕获导通电子 → 电流崩塌（current collapse）。
• 影响：导通损耗 $P_{cond}$ = I² · $R_{DS(on)}$,dynamic 的实际值远大于数据手册静态 $R_{DS(on)}$。
• 缓解：改善 GaN 外延结构（back-barrier 技术、减少 C 掺杂）、使用低陷阱密度晶圆；选型时查看供应商的动态 $R_{DS(on)}$ 数据（如 IEC 60749-40 测试条件下的退化率）。

短路耐受时间（SCWT）：GaN HEMT 一般无雪崩额定，且由于无沟道区储热，SCWT 极短（通常 < 1 μs，部分产品 < 200 ns）。过流保护必须在 200 ns 内动作，硬件保护必不可少（集成驱动 IC 通常包含此保护）。

热界面：GaN-on-Si 的热导率（约 130 W/m·K）低于 SiC（490 W/m·K），GaN 器件的结-壳热阻一般比同等 $R_{DS(on)}$ 的 SiC 更大，结温更高。汽车应用（$T_j$,max = 150–175°C）下热管理仍是瓶颈。

• GaN HEMT 的低 $R_{DS(on)}$ 来自 AlGaN/GaN 异质结自发形成的 2DEG，而非掺杂沟道，这使其迁移率是 SiC 的 2 倍，但热导率只有 SiC 的 1/3——决定了 GaN 的甜区在 650 V 以下。
• E-mode GaN 的栅极电压窗口只有约 6 V（0 V 关、+6 V 开、+7 V 损坏），比 SiC 的 23 V 窗口窄 4 倍，驱动 IC 电源轨的精度和稳定性要求极高。
• GaN 无雪崩额定——$V_{DS}$ 尖峰超过 $B{V}_{DSS}$ 即击穿，PCB 功率回路电感必须 < 3 nH，snubber / TVS 钳位不可省略。
• 无体二极管意味着死区时间必须缩短到 10–20 ns（续流靠反向沟道，压降 1.5–2.5 V），否则死区损耗比 SiC 更高——需要专用 GaN 驱动 IC 的精准死区控制。
• dV/dt 达 100–200 V/ns，EMC 和串扰问题比 SiC 更严重；PCB 布局是 GaN 系统设计的第一约束，功率回路面积目标 < 50 mm²，必须使用低电感封装（LGA / GaNPX / QFN），TO-247 封装无法发挥 GaN 速度优势。
• 动态 $R_{DS(on)}$ 退化（电流崩塌）使实际导通损耗比数据手册静态值高 2–5 倍，选型时必须查供应商提供的动态 $R_{DS(on)}$ 数据，而非单纯看静态值。
• GaN 与 SiC 是互补关系：650 V 以下（OBC、LLC、图腾柱 PFC、48V-12V DC-DC、服务器 PSU）GaN 领先；1200 V 以上（牵引逆变器、工业变频器）SiC 主导；650–1200 V 为竞争区间。
• Cascode（Transphorm）路线兼容传统 MOSFET 驱动（+12 V/0 V）、有雪崩额定、AEC-Q101 更易获得；代价是封装电感略大、两器件串联增加面积。E-mode p-GaN（Infineon/GaN Systems/Nexperia）集成度更高、封装更紧凑，但驱动设计要求更严格。
• 汽车 GaN 最成熟的应用是 OBC（图腾柱 PFC + LLC），多款量产车已搭载；主要障碍是 AEC-Q101 认证覆盖率、动态 $R_{DS(on)}$ 寿命验证、极短的短路耐受时间（< 1 μs）。
• 集成 GaN 方案（TI LMG34xx、Navitas GaNFast）将 FET + 驱动 + 保护集成，大幅降低布局难度，是中小功率（< 3 kW）、高量产场景的最快入门路径。

• EPC Application Notes — How to Drive GaN Enhancement Mode Power Transistors（EPC 官网，详细 e-mode 驱动设计指南）
• Infineon AN 2022-19 — CoolGaN 驱动与布局指南
• Transphorm Application Note — Cascode GaN FET Design Guide for AC-DC Power Supplies
• TI Application Report SLPA008 — LMGxx GaN-Based Half-Bridge Evaluation Module
• Alex Lidow, GaN Transistors for Efficient Power Conversion, 3rd Ed.（系统性 GaN 教材）
• IEEE APEC / PCIM 年会论文：搜索 "totem-pole PFC GaN"、"dynamic Rdson GaN"
• IEC 60749-40：GaN 器件动态 $R_{DS(on)}$ 测试标准

• ← 索引
• 半导体器件物理
• SiC 器件
• MOSFET 技术
• 栅极驱动
• 电力电子基础
• 辅助电源设计
• 汽车电子系统
• EMC 与绝缘
• 失效模式综合速查表（FMEA Quick Reference）
• Si / SiC / GaN 功率器件横向对比
• topic-power-electronics-trends