EMI 滤波器设计 — CM / DM 滤波 + π-CLC 拓扑
本质 EMI 滤波器不是简单"加颗共模扼流圈"——它是插在功率回路与电网 / 蓄电池之间的频域防火墙,要分别处理差模(DM)噪声(L 与 N 之间,SiC 开关基波 + 谐波)和共模(CM)噪声(L+N 与地之间,dV/dt 通过寄生电容到地)。两种噪声的传播路径完全不同,必须用各自专属元件:差模用 X 电容 + 差模电感、共模用 Y 电容 + 共模扼流圈。中国工程师最常踩的坑:把所有噪声当一回事处理,结果 CISPR 25 30-100 MHz 段过不去。SiC / GaN 时代 dV/dt 提高 10× 让 CM 路径成为主要噪声源——EMI 滤波器设计的重心从 DM 移到 CM。本页拆 CM / DM 区分 + 4 类元件 + π-CLC 拓扑 + 多级级联 + 共模扼流圈选型 + OBC 实例 + 5 反模式。
学习目标
读完本页后,你应该能够:
- 区分共模(CM)与差模(DM)噪声的物理来源 + 传播路径 + 测量方法
- 列出 EMI 滤波器4 类核心元件的作用(差模电感 / 共模扼流圈 / X 电容 / Y 电容)
- 看懂 π-CLC 拓扑及其 CM / DM 等效电路
- 用 CMC(共模扼流圈)选型 4 步(电感量 / 饱和电流 / 工作频带 / 漏感)
- 计算 Y 电容上限(漏电流 < 3.5 mA / 交流漏地电流安规要求)
- 写出 OBC 多级 EMI 滤波器 典型配置(2-3 级级联,30-100 MHz 衰减 60+ dB)
- 识别 5 个 EMI 滤波器反模式(CM/DM 不分 / 单级凑数 / Y 电容超限 / 接地不规范 / 布局忽略)
1. CM 与 DM 噪声的本质区别
EMI 噪声按"传播路径"分两类——CM 与 DM 的物理机制完全不同,所以必须用不同元件抑制。
1.1 差模 DM(Differential Mode)
DM 噪声在 L 和 N 之间循环——本质是开关电流谐波,与负载共享同一电流路径。SiC 100 kHz 开关 + 谐波最强能量在 100 kHz - 30 MHz。
| 维度 | 内容 |
|---|---|
| 路径 | L → 负载 → N(回流) |
| 测量 | line-to-neutral voltage |
| 频率 | 主要 100 kHz - 30 MHz(基波 + 低次谐波) |
| 抑制元件 | 差模电感 + X 电容 |
1.2 共模 CM(Common Mode)
CM 噪声在 L+N 一起对地循环——本质是 SiC dV/dt 通过寄生电容()到底盘 / PE,再经接地系统返回。频率高、幅度大、最难压。
| 维度 | 内容 |
|---|---|
| 路径 | L+N → 寄生 Cy → 底盘 / PE → 大地 → 源 |
| 测量 | (L+N)/2 to PE voltage |
| 频率 | 主要 30 MHz - 200 MHz(高次谐波 + dV/dt 边沿) |
| 抑制元件 | 共模扼流圈 + Y 电容 |
1.3 SiC / GaN 时代 CM 占主导
dV/dt 提高 10× 直接让 CM 噪声变 10 倍——下面这条对比说明为什么 SiC 项目 EMI 滤波器设计重心从 DM 移到 CM。
| 时代 | 典型 dV/dt | 主导噪声 | 设计重心 |
|---|---|---|---|
| IGBT (90s-2010s) | 5-10 V/ns | DM 主导 | 差模电感 + X 电容 |
| SiC / GaN (2020s+) | 50-200 V/ns | CM 主导 | 共模扼流圈 + Y 电容 + 多级 |
CISPR 25 标准的 30-108 MHz 段(车载 FM 频段保护)是 SiC 项目最难过的频段——CM 噪声直接落在这。
2. 4 类核心元件
EMI 滤波器靠 4 类元件组合——分别处理 CM 和 DM,缺一不可。
2.1 差模电感(DM Inductor)
DM 电感串联在 L 或 N 上,阻止差模噪声电流通过。通常用粉芯材料(铁硅铝、KoolMu)。
2.2 共模扼流圈(Common-Mode Choke,CMC)
CMC 是 L 和 N 共绕同一磁芯——差模电流互相抵消(净磁通 = 0,无感量),共模电流叠加(高感量,阻挡 CM)。是 EMI 滤波的核心元件。
| 参数 | 典型值 |
|---|---|
| 共模电感 | 1-10 mH @ 10 kHz |
| 额定电流 | 取决于功率级 |
| 磁芯 | 纳米晶 / 非晶 / 铁氧体(频率不同) |
| 漏感(实际差模电感) | 1-3% of CM 感量,约 10-100 μH |
| 频率范围 | 决定于磁芯材料 |
CMC 选型详见 §4。
2.3 X 电容(L-N)
X 电容跨接在 L 和 N 之间——直接吸收差模噪声,容量越大压制越多但电网功率因数会变差。
| 参数 | 典型值 |
|---|---|
| 容量 | 0.1-2 μF |
| 耐压 | X1 / X2 / X3 等级,典型 X2 = 275 V AC |
| 失效模式 | 必须 fail-open(防火),X 等级专用 |
| 代表器件 | Vishay BFC2 / EPCOS B32921 |
失效模式重要:X 电容跨在电源,必须 X 等级安规电容(失效后开路,不会着火)。普通 MLCC 不能用(失效短路 → L-N 直接短路 → 起火)。
2.4 Y 电容(L-PE / N-PE)
Y 电容跨接在 L 或 N 与 PE(接地)之间——抑制共模噪声从相线到地的通路。
| 参数 | 典型值 |
|---|---|
| 容量 | 1-10 nF(受漏电流限制) |
| 耐压 | Y1 / Y2 等级,典型 Y2 = 250 V AC + 5 kV impulse |
| 失效模式 | 必须 fail-open,绝对不能短路(否则触电) |
| 漏电流上限 | IEC 60335:< 3.5 mA total(设备级) |
漏电流约束是 Y 电容容量上限的硬约束:漏电流 = 。
例:230V AC 50Hz, nF → mA per cap。4 颗以上的 Y 电容累积接近 3.5 mA 上限。
3. π-CLC 拓扑
π-CLC 是单级 EMI 滤波的标准拓扑——靠"X 电容 → 共模扼流圈 + 差模电感 → X 电容"形成 π 结构,Y 电容跨接对地。
3.1 CM / DM 分别看 π-CLC
π-CLC 在 CM 和 DM 视角下是两个不同的滤波器——这种"复用拓扑"是 EMI 滤波器节省体积的关键。
| 视角 | 等效电路 | 截止频率 |
|---|---|---|
| DM 视角 | C(X)-L(DM)-C(X) π,Y 电容共因抵消 | |
| CM 视角 | 2× C(Y)-L(CM)-2× C(Y),X 电容不起作用 |
每倍频程衰减 40 dB(LC 二阶滤波)。
3.2 单级 π-CLC 衰减能力
例: μH, μF → DM kHz mH, nF × 2 → CM kHz
1 MHz 处衰减:DM ≈ 60 dB,CM ≈ 64 dB。 100 MHz 处衰减:理论 100 dB+,实际由 ESL / 寄生限到 30-50 dB。
单级在 30-100 MHz 实际衰减不够——需要多级级联。
4. CMC 选型 4 步
共模扼流圈选型走 4 步——每步对应一个关键参数,选错会让整个 EMI 滤波失效。
4.1 第 1 步:CM 电感量
CM 电感量由目标 CM 截止频率反推——典型 OBC 目标 CM < 30 kHz, ≈ 5-10 mH。
4.2 第 2 步:额定电流(防饱和)
DC 电流通过 CMC 不应导致饱和——理论上 CM 电流 = 0(L 与 N 互相抵消),但实际负载不平衡 + 漏感 + 浪涌都会让磁芯接近饱和。
| 工况 | 额定电流要求 |
|---|---|
| 单相 OBC 16 A | CMC 25 A 额定(50% 裕量) |
| 三相 OBC 32 A / phase | CMC 50 A 额定 |
| 主驱 200 kW | CMC 不直接处理主电流(滤在前端) |
4.3 第 3 步:工作频带
CMC 的有效工作频率取决于磁芯材料——选错材料会让目标频带的衰减归零。
| 磁芯材料 | 有效频带 | 用途 |
|---|---|---|
| 铁氧体(NiZn) | 1 - 100 MHz | 高频 EMI(SiC / GaN 必备) |
| 铁氧体(MnZn) | 10 kHz - 1 MHz | 低频(50/60 Hz 谐波) |
| 纳米晶 | 1 kHz - 1 MHz | 高 μ,大功率主滤波 |
| 非晶 | 1 - 100 kHz | 工业 |
典型 SiC 主驱配置:两级 CMC,第一级用纳米晶(低频)+ 第二级用 NiZn 铁氧体(高频)。
4.4 第 4 步:漏感
CMC 的漏感(leakage inductance)实际作差模电感——通常 1-3% 共模电感。
利用漏感可以省一颗独立 DM 电感: = 2-3% × 5 mH = 100-150 μH,已经够 DM 滤波。
5. 多级级联
单级 EMI 滤波在 30-100 MHz 衰减不够——SiC 时代必须多级级联。
5.1 OBC 典型 3 级配置
下面是 11 kW 三相 OBC 的典型 EMI 滤波器配置(参考 Würth / TDK reference design):
| 级 | CMC | DM 电感 | X cap | Y cap | 截止频率 |
|---|---|---|---|---|---|
| Stage 1(主滤) | 5 mH 纳米晶,50A | 100 μH(独立或 leakage) | 2.2 μF X2 | 10 nF Y2 × 4 | 5-10 kHz |
| Stage 2(中频) | 1 mH NiZn,50A | 30 μH | 0.47 μF X2 | 4.7 nF Y2 × 2 | 30-50 kHz |
| Stage 3(高频) | ferrite bead 0.5 mH | - | 0.1 μF X2 | 1 nF Y2 × 2 | 200-500 kHz |
总衰减目标:
- 150 kHz - 30 MHz: > 60 dB(CISPR 25 / class 5)
- 30 - 108 MHz: > 50 dB(CISPR 25 FM 频段)
5.2 级间布局
级间必须物理分离——级间走线短 + 级间地隔离 + 屏蔽板,否则级间寄生耦合让多级变单级。
| 实践 | 效果 |
|---|---|
| 级间用屏蔽板 | 减少级间空间耦合 |
| 级间地走 star point | 避免级间地共阻抗 |
| Y 电容直接接金属外壳 | 缩短共模回流路径 |
| 级间走线 ≤ 3 cm | 减少寄生互感 |
6. Y 电容漏电流上限
Y 电容总容量受漏电流上限约束——这是安规硬约束,设计时必须算。
6.1 漏电流公式
漏电流与 Y 电容总容量成正比——电压频率给定后,Y 电容总和直接决定漏电流幅度,这就是 Y 电容上限的物理来源。
6.2 漏电流上限(各国 / 各应用)
漏电流上限按应用领域分档——家电 / IT 设备 3.5 mA,车载 OBC 5 mA,EV 充电桩 30 mA。设计目标 = 应用对应上限的 70%。
| 应用 / 标准 | 上限 |
|---|---|
| IEC 60335(家用电器) | 3.5 mA total |
| IEC 60950 / 62368(IT 设备) | 3.5 mA total |
| 车载 OBC(UN R10 / R100) | < 5 mA(部分场景) |
| EV 充电桩 | < 30 mA(漏电断路器触发阈) |
6.3 实际取值
230 V AC 50Hz 下,3.5 mA 上限 → ≤ 48 nF。
实际配置:4 颗 4.7 nF + 2 颗 1 nF + 2 颗 10 nF(分布到多级)≈ 44 nF,刚好不超。
7. EMI 滤波器布局
布局决定 30-100 MHz 段实际衰减——80% 的 EMI 失败原因不在元件而在布局。
7.1 关键布局规则
布局6 条规则覆盖 30-100 MHz 实际衰减的 80%——按物理隔离 + 屏蔽 + 接地分层组织。
| 规则 | 后果 |
|---|---|
| 输入 / 输出严格分离 | 输入侧噪声不耦合到输出侧(否则等效短路滤波器) |
| 金属屏蔽外壳 | 提供共模回流路径 |
| Y 电容紧贴外壳螺钉 | 缩短共模阻抗 |
| 磁元件远离敏感信号 | 漏磁不耦合到 PWM / sense |
| Y 电容用 chassis ground(不是 signal ground) | 共模电流不进信号回路 |
| 输入 / 输出走线不交叉 | 跨越是耦合主因 |
7.2 Common 错误布局
下面 4 条错误调试时反复出现——尤其是新人项目,识别这 4 条就避免 50%+ EMC 测试 fail。
| 错误 | 表现 |
|---|---|
| 输入输出共用一个连接器 | 完全短路滤波器 |
| Y 电容接 signal ground | 把噪声引入信号回路 |
| 共模扼流圈靠近开关器件 | 漏磁耦合,反而增噪声 |
| 滤波器 PCB 没接外壳 | 共模无回流路径 |
8. 5 个 EMI 滤波器反模式
EMI 滤波器最常踩的 5 个反模式——这 5 个是中国工程师 EMC 测试 fail 的主要原因。
| 反模式 | 表现 | 修法 |
|---|---|---|
| CM / DM 不分 | 用一颗大 X 电容压所有噪声,30-100 MHz 段全 fail | 必区分 CM / DM,各自专属元件 |
| 单级凑数 | 一个 CMC + X + Y 想覆盖 100 dB,30 MHz 以上不够 | 多级级联(2-3 级) |
| Y 电容超限 | 大量 Y 电容追求衰减,漏电流超 3.5 mA | 算漏电流上限,分级减小 |
| 接地不规范 | Y 电容接 signal ground,噪声进信号回路 | 严格 chassis / PE / signal 分地 |
| 布局忽略 | 输入输出共连接器 / 走线交叉 | 物理分离 + 屏蔽 + 紧贴外壳 |
8.1 CM/DM 不分的隐蔽危险
最常见的反模式:工程师把所有 EMI 当差模处理,用大 X 电容 + 差模电感凑。结果在 CISPR 25 30-108 MHz FM 段 fail——这段是 CM 噪声主导,X 电容 + 差模电感对 CM 完全无效。修法:必装共模扼流圈 + Y 电容,且按 SiC dV/dt 选高频材料(NiZn)。
8.2 Y 电容超限的隐蔽危险
工程师追求衰减 dB 数加多 Y 电容,但漏电流超 3.5 mA 直接安规 fail——产品根本不能上市。修法:在 EMI 设计阶段就把漏电流公式列入 spec sheet, 是严格上限而非"目标值"。
核心要点
- EMI 噪声按传播路径分两类:DM(L↔N,与负载共路径) vs CM(L+N→PE→大地)—— 处理方式完全不同
- SiC / GaN 时代 CM 占主导:dV/dt 提高 10× 让 30-100 MHz 段 CM 噪声成为最难压频段
- 4 类核心元件:差模电感 + 共模扼流圈 + X 电容(L-N) + Y 电容(L/N-PE),功能不可替代
- π-CLC 拓扑在 DM 和 CM 视角下分别等效不同滤波器——X 电容只滤 DM,Y 电容只滤 CM
- CMC 选型 4 步:CM 电感量 → 额定电流(防饱和) → 工作频带(磁芯材料) → 漏感(可省 DM 电感)
- CISPR 25 30-108 MHz 是最难过的频段(车载 FM 保护),SiC 项目必走 2-3 级级联
- Y 电容总容量上限由漏电流约束:230V AC 50Hz 下 ≤ 48 nF,IEC 60335 3.5 mA 上限
- 布局是 30-100 MHz 段实际衰减的 80% 决定因素:输入输出分离 + 屏蔽 + Y 电容紧贴外壳 + chassis ground
- 5 反模式戒除:CM/DM 不分 / 单级凑数 / Y 电容超限 / 接地不规范 / 布局忽略