隔离技术（Isolation Technology）

安全隔离由多个标准并行管辖——IEC 60664 通用、UL 1577 北美、VDE 0884-17 欧洲数字隔离器、IEC 60747-17 通用隔离器件。新人最常的错:只看一份认证就以为合规,实际不同市场要求不同标准。

人手可能触及的低压侧（12 V 系统、MCU、显示器、USB 充电口）与高压侧（400 V / 800 V 母线、三相 AC）之间必须有隔离屏障，防止 HV 通过任意路径到达人体。以上为主要国际标准规定。

即使没有人身安全风险，以下功能问题也需要隔离解决：

• 地环路（Ground Loop）：大电流回流路径产生 mV 级地电位差，会注入 ADC / 运放，造成测量误差。隔离切断地环路的低阻通路。
• 电平转移（Level Shift）：高侧 MOSFET 源极可能悬浮在 800 V 母线电位，信号必须跨越数百伏特的共模偏移才能到达栅极驱动。
• 共模干扰抑制：开关管的 dV/dt 在变压器/PCB 寄生电容上产生共模电流，会误触发低压侧逻辑。隔离 + 良好的 CMTI 可以将这些干扰隔离在 HV 侧。

隔离等级按"是否人能触及"分三档——功能(无人身保护)、基本(单一隔离)、加强(双重隔离)。HV PEU 与 OBC 必须用加强(用户能接触的 LV 侧)。

IEC 60664 定义了三个绝缘等级，直接决定设计需要几层隔离屏障。车规 SiC 逆变器的栅极驱动隔离器通常要求 加强绝缘 + 工作电压 ≥ 1414 $Vpeak$ + $Vsurge$ ≥ 10 kV。

绝缘参数5 个核心——$VIORM$ 工作电压、$VISO$ 隔离耐压、$VTR$ 瞬态耐压、$VSurge$ 浪涌、CMTI。其中 CMTI(共模瞬态抗扰) 是 SiC 时代最关键的指标。

• $VIORM$（Insulation Operating Repetitive Maximum Voltage）：长期连续工作最高峰值电压，决定绝缘的额定工作点。
• $VIOTM$（Insulation One-minute rms Test Voltage）：1 分钟耐压测试值，通常 = 1.414 × $VIORM$。
• $Vsurge$（Surge Withstand Voltage）：冲击耐压，对应 IEC 60664 的 Transient Overvoltage。典型值 6 kV 或 10 kV（1.2/50 μs 波形）。
• CTI（Comparative Tracking Index）：材料抗爬电腐蚀能力，数值越高越好。
• 爬电距离（Creepage）：沿绝缘表面的最短路径，受污染等级和工作电压约束。
• 电气间隙（Clearance）：空气中的最短路径，由过压类别决定。

爬电距离 ≥ f(V_working, Pollution Degree, CTI class)
电气间隙 ≥ f(V_peak, Overvoltage Category)

两者都必须满足，缺一不可。PCB 设计中隔离槽（slot）和凸台可以在有限 PCB 面积内同时满足爬电和间隙要求。

光耦用 LED + 光敏管的"光-电二次转换"实现隔离——简单成熟,但 LED 老化导致 CTR 衰减,寿命有限。SiC 时代被数字隔离器淘汰——CMTI 跟不上。

工作原理：LED 发光 → 光子穿越透明环氧隔离层 → 光敏二极管或光敏晶体管接收，产生电流输出。

代表器件：PC817（慢速，通用）、ACPL-312T（栅极驱动专用）、6N137（高速数字）。

优势：

• 成本最低，单价 ¥0.3 ～ ¥5
• 技术成熟，数十年可靠性数据
• 可提供 DESAT 故障反馈（双向功能）
• 隔离耐压可达 5000 $Vrms$

局限：

• CTR（Current Transfer Ratio）退化：LED 在高温和大电流下老化，导致输出电流下降 20～50%，需要在整个寿命期留余量设计（通常设计点取最坏 CTR，增加 50%+ 余量）。
• 速度慢：典型带宽 1～5 MHz，传播延迟 100～500 ns，不适合 SiC 高频应用。
• 传播延迟偏差大：由于 LED-光子-光敏管的模拟路径，turn-on 和 turn-off 延迟不对称，skew 可达数百 ns，限制死区最短时间。
• CMTI 较低：典型 10～50 kV/μs，SiC dV/dt 场景勉强够用，老器件不够。
• 温度特性差：CTR 随结温下降，需要设计高温裕量。

电容隔离用 $Si{O}_2$ 介质做隔离屏障——TI/Silicon Labs/Infineon 的主流方案。优势是 $Si{O}_2$ 介质击穿强度极高(10kV/μm),可以做超高 CMTI(> 200kV/μs)。

工作原理：信号以差分方式调制，驱动两颗串联的 $Si{O}_2$ 电容（每颗跨越半层隔离屏障），差分接收器在输出侧重建原始逻辑信号。TI 的技术品牌名为 "$isoSi{O}_2$"。

代表器件：TI UCC21750 / UCC21320（SiC 栅极驱动 + 集成隔离），ISO7741 / ISO1042（通信隔离），ISO7821（简单数字隔离）。

优势：

• 最高 CMTI：典型 200～300 kV/μs，完全能应对 SiC 100 V/ns 开关（等效 100 kV/μs）
• 无老化：$Si{O}_2$ 不会像 LED 一样退化，寿命长
• 速度快：带宽可达 150+ MHz，传播延迟典型 5～20 ns，skew < 5 ns
• 集成度高：TI UCC21750 在一颗 IC 内集成了隔离器 + 驱动级，节省 PCB 面积

局限：

• 共模瞬态易错误触发（特殊情况）：虽然 CMTI 额定值高，但极端快速的共模阶跃（超过额定 CMTI）可能导致隔离器输出翻转（latch-up 或 glitch），需要在 PCB 上最小化跨越隔离屏障的寄生电容。
• 冲击耐压（surge）相对不足：部分器件 $Vsurge$ 仅 4～6 kV，低于磁隔离方案，在高 $Vsurge$ 要求的应用（例如工业电网侧）需要额外保护。
• 不能传递能量：只能传递信号，隔离电源需要单独实现。

磁隔离用集成片上变压器——ADI 的 iCoupler 主流方案。变压器响应快,但磁芯材料决定了 CMTI 上限略低于电容方案。优势是集成度高——可以同片上集成多通道。

工作原理：信号驱动片上微型平面变压器（IC 内部），通过磁耦合跨越隔离屏障。ADI 的技术品牌名为 "iCoupler"，ST 的 STGAP 系列也采用类似架构。

代表器件：ADI ADuM4135 / ADuM4120（SiC/IGBT 栅极驱动），ADuM2x / ADuM3x 系列（通信隔离），ST STGAP1AS / STGAP2DM。

优势：

• 同时传输信号 + 有限功率：iCoupler 变体（ADuM5xxx 系列）在同一封装内集成隔离信号通道和隔离 DC/DC 电源，极大简化设计。
• 高 CMTI：典型 100～150 kV/μs，满足大多数 SiC 应用需求。
• 冲击耐压较好：$Vsurge$ 可达 6～10 kV，工业场景表现好于 $Si{O}_2$。
• 无 CTR 退化：磁性耦合本质上不随时间退化（在规格内使用）。

局限：

• 外部磁场干扰：强外部磁场（例如电机附近）可能在片上变压器上感应噪声，导致误动作，需要评估系统磁场环境。
• 速度略低于 $Si{O}_2$：典型带宽 50～100 MHz，传播延迟 20～40 ns，一般满足需求但不如 $Si{O}_2$ 极速。
• 成本稍高：比 $Si{O}_2$ 方案略贵，但集成供电版本的系统总价可能更低。

2.4.1 先看速度与 CMTI

第一张表回答的是“这类隔离器能不能扛住高速开关和大共模跃迁”，所以先看 CMTI、带宽和延迟。

2.4.2 再看耐压与成本

第二张表回答的是“在满足电气性能之后，耐压和系统成本谁更占优”，这决定了最终产品级选型。

上表为四种机制横向对比。GMR（Giant Magnetoresistance）利用巨磁阻效应感知电流或信号产生的微弱磁场，实现信号的非接触传输。NXP 在部分产品中采用此技术。

代表器件：NXP GD3162（SiC 汽车级三相栅极驱动 IC，集成 GMR 隔离通道）。

优势：

• 高 CMTI，紧凑封装，适合高集成度应用
• 兼容 SiC 汽车应用（AEC-Q100 认证）

局限：

• 采用厂商极少（主要是 NXP），生态系统和参考资料有限
• 强外部磁场干扰风险（与磁隔离类似）
• 没有大量公开的长期可靠性数据对比

CMTI（Common-Mode Transient Immunity，共模瞬态抗扰度）定义为隔离器在输出侧不产生误动作时，跨越隔离屏障的最大 dV/dt。

单位：kV/μs（等价于 V/ns）。

$CMTI=max(d{V}_{CM}/dt)withoutoutputerror$ 为什么对 SiC 如此关键：

SiC MOSFET 开关速度远超 Si，典型 dV/dt：

• Si IGBT：1～5 kV/μs
• Si MOSFET：5～20 kV/μs
• SiC MOSFET：50～150 kV/μs（甚至更高）
• GaN HEMT：100～500 kV/μs

隔离器跨越屏障的寄生电容 $Cpar$（典型 0.5～2 pF）在 dV/dt 下产生共模电流：

$iCM=Cpar\times dV/dt$ 若此电流在接收侧的阻抗上产生足够大的电压差，将导致输出翻转（逻辑误跳变），直接造成半桥直通（shoot-through），轻则触发保护，重则炸管。

工程规则：隔离器额定 CMTI ≥ 系统实际最大 dV/dt × 2（留 2× 余量）。800 V SiC 系统中，CMTI ≥ 100 kV/μs 是基本门槛，建议 150～200 kV/μs。

对隔离栅极驱动来说，CMTI 不是“绝缘没击穿就算过”的耐压附属指标，而是把开关节点的共模跃迁直接翻译成“命令链、回报码和定时预算在最坏 $dV/dt$ 下还能否保持正确”的功能验证。SiC 牵引逆变器一旦把边沿做陡，先暴露的通常不是绝缘厚度不够，而是隔离接收链被位移电流扰乱，出现误脉冲、延迟飘移或锁存异常。因此读 CMTI 时，必须把它拆成四个问题：它到底在证明什么，静态状态能不能守住，动态切换会不会被打乱，以及 bench 数据能不能真正外推到整机。

3.1.1 CMTI 在证明什么

CMTI 的核心不是“能承受多高电压”，而是当隔离屏障上施加共模脉冲时，原边到副边的逻辑功能是否仍按规格工作。按 IEC 60747-17 的常用口径，斜率应在脉冲最终幅值的 20% 到 80% 区间测量；如果器件还能在最大隔离工作电压 $VIOWM$ 附近复测通过，才更能说明它的长期工作边界。

换句话说，CMTI 证明的是“高斜率共模冲击下功能仍正确”，而不是“瞬时高压没有把绝缘打穿”。

3.1.2 Static CMTI 先证明保持状态的鲁棒性

静态 CMTI 先回答最基本的问题：当驱动器本来就应该稳定导通或稳定关断时，共模脉冲会不会把它拉到另一个逻辑态。测试时通常把输入固定在高或低，再分别施加正向和反向的共模脉冲，检查输出是否被拉偏。对牵引逆变器来说，这一项是在确认桥臂处于“本来不该动”的时刻，不会因为开关节点的共模摆动而莫名改变状态。

这类测试更像是在查结构性弱点，因为很多隔离器在上升沿和下降沿上的寄生路径并不对称。样机在室温下看起来没事，并不代表器件在温度、供电和工艺漂移后仍能稳住高态或低态；真正要守住的是长期量产条件下的静态保持能力，而不是一次实验室波形的幸运通过。

3.1.3 Dynamic CMTI 才决定高速主驱能否上车

动态 CMTI 把问题推进一步：当输入边沿、译码窗口或内部通信事件正在发生时，共模冲击会不会改变翻转时序或制造额外脉冲。这比静态更接近 SiC 主驱的真实风险，因为比较器门限、解码窗口和故障回传链在切换瞬间最脆弱；只要驱动器还在翻转，几十纳秒级的扰动就可能直接吃穿死区预算。

典型的动态验证通常覆盖两类场景：

• 在输入上升沿或下降沿发生时同步施加共模脉冲，检查 OUT 是否还能按时翻转。
• 对带遥测、故障回传或双向通信的高级驱动器，在内部通信窗口内施加共模脉冲，检查命令链和回传链是否同时稳定。

动态失效最危险的地方在于，它不一定表现为“完全不工作”。更常见的情况是输出仍然翻转，但晚了几十纳秒，或者偶发多出一个窄脉冲；对数字接口这像是小毛刺，对半桥却已经是足以致命的错误。

3.1.4 测试平台本身就是判据的一部分

CMTI bench 容易给出乐观结论，因为平台如果没有把共模参考、触发相位和测量链定义清楚，看到的失效可能是夹具或探头引入的，而不是器件极限。静态平台至少要包含被测隔离驱动器、独立隔离供电、共模脉冲源和高带宽测量链；动态平台则要在此基础上再增加边沿同步触发和隔离探头，用来把共模脉冲准确打到最坏时刻。

真正的工程难点通常集中在三件事：

• 共模脉冲的参考地必须定义清楚，否则“测到的 $dV/dt$”和器件实际承受的 $d{V}_{CM}/dt$ 不是一回事。
• 动态测试必须把触发相位对齐到输入边沿或内部通信窗口，否则脉冲可能总落在安全区，结果看起来虚高。
• 测量探头和链路本身也必须有足够的共模抑制能力，否则先失真的可能是仪器，而不是隔离器。

因此，CMTI 测试不是简单地“打一个很陡的波形”，而是确认器件承受的正是你以为的那个共模应力，并且逻辑链条在该应力下仍然正确。

3.1.5 怎样把 bench 数据读成牵引逆变器的设计边界

把 CMTI 从 datasheet 数字读成系统级判断时，最常见的误区是把它当成“越大越好”的 marketing 参数，或者直接拿开关频率代替共模应力。对牵引逆变器而言，真正决定是否越界的是最坏工况下的瞬时 $dV/dt$；更高频率只是间接推动更陡边沿、更高重复应力和更紧的 EMI 约束，而不是 CMTI 的直接定义。

工程上更可靠的判据通常有四条：

• 器件的 CMTI 额定值至少要高于系统实测最大 $dV/dt$，并留出 1.5 到 2 倍余量。
• 必须同时验证正向和反向斜率，因为很多器件对上升沿和下降沿的容忍度并不对称。
• 静态通过只是必要条件，不是充分条件；真正决定高速 SiC 主驱能否上车的是动态测试是否也通过。
• 对带故障回传或遥测的驱动器，验证对象不能只盯 gate 输出，还要同步检查 RDY、fault bits 或数字回传链。

单脉冲 bench test 只能证明器件有基本余量，不能替代连续换流验证。更接近真实主驱环境的做法，是先测系统最坏 $dV/dt$，再做静态和动态 bench 验证，最后在整机或等效功率台架上连续跑多个换流周期，确认输出、恢复和故障回传在重复共模冲击下都不失真。只有这四步闭环，CMTI 才不再只是 datasheet 上的一行数字，而是真正可用的隔离边界。

传播延迟（Propagation Delay, $tpd$）是从输入信号边沿到输出信号边沿的时间差。

Skew（传播延迟偏差）是 turn-on 延迟与 turn-off 延迟之差：

$Skew=|tpd(LH)-tpd(HL)|$ 为什么 Skew 直接决定死区时间：

半桥电路上下管必须设置死区（Dead Time）防止直通。死区时间 ≥ 栅极驱动通道内的最大可能 skew。若上管驱动 skew = 50 ns，下管驱动 skew = 50 ns，理论上死区时间不能小于 100 ns，否则存在直通风险。

• 光耦 skew：100～500 ns，死区 ≥ 500 ns（限制高频应用）
• 磁隔离 skew：20～50 ns，死区 ≥ 50 ns
• $Si{O}_2$ skew：< 5 ns，死区可缩短至 100 ns 以内（配合驱动 IC 的其他路径延迟）

高频 SiC 逆变器（$fsw$ ≥ 100 kHz）对死区时间极其敏感，因此通常只考虑 $Si{O}_2$ 或磁隔离方案。

什么是局部放电：绝缘层内部存在微小气泡或缺陷时，在高电压下会发生局部电荷放电，产生能量冲击。虽然单次能量小，但长期累积会侵蚀绝缘材料，最终造成绝缘击穿。

VDE 0884-17 测试：

• 局部放电起始电压（$Vpd$,start）：从某一电压开始检测到放电脉冲
• 局部放电熄灭电压（$Vpd$,ex）：降压后放电停止的电压
• 认证要求：$Vpd$,ex ≥ 1.875 × $VIORM$（各厂商有不同放大系数）

工程意义：局部放电测试是隔离器长期可靠性的核心指标，而不仅仅是出厂 HiPot 测试。在 EV 充电/逆变器等长期高压应用中，要求器件通过局部放电认证（VDE 0884-17 或 IEC 62368-1）。

TI $Si{O}_2$ 系列（UCC21750 等）和 ADI iCoupler 均通过 VDE 0884-17，局部放电认证是这两类方案在汽车和工业市场的重要卖点。

隔离屏障等效电路含寄生电容 + 电阻——共模电流通过寄生电容流过屏障,造成 EMI 和 CMTI 限制。理解这条等效电路才能正确评估隔离器在 SiC 高 dV/dt 下的实际表现。

寄生电容 $Cpar$ 是 CMTI 问题的根源，减小 $Cpar$ 是提高 CMTI 的物理手段之一。$Si{O}_2$ 在两颗电容串联的差分结构中能将实际等效寄生大幅降低。

对集成磁隔离或电容隔离器件，reinforced insulation 不是把两层可独立验证的 basic 绝缘机械相加，而是承认隔离层、passivation、mold compound 和内部互连已经交织成一个整体屏障。IEC 60747-17 的作用，就是用更高的试验电压、更严格的寿命外推和更保守的降额规则，证明这个单一集成屏障能够提供等效于 double insulation 的防触电保护。因此，datasheet 上写 reinforced 时，系统工程师真正该读到的是这颗器件已经按集成耦合器的物理现实完成了更严格的等效认证，而不是去寻找一层看不见的 supplementary barrier。

标准之所以不满足于一个笼统的耐压值，还因为它默认隔离器件可能面对 temporary overvoltage、lightning-induced surge 这类更像市电环境的异常应力。于是，同一块隔离屏障必须同时回答长期重复工作、短时 proof、浪涌冲击和 impulse 上限四个问题，额定电压也就不能再被压缩成单一的 $VISO$ 数字。

• $VIORM$ 是 repetitive peak isolation voltage，回答隔离屏障在整个寿命周期内能够长期承受多大的重复峰值电压，核心对应长期老化与 TDDB 寿命模型。
• $VIOTM$ 是 transient isolation voltage，回答器件在短时 proof 条件下可承受多大的瞬态隔离应力。典型口径是样品按额定值持续 60 s，量产筛选则允许更高比例但时间更短。
• $VIOSM$ 是 surge insulation voltage，回答规定 surge 波形下的抗冲击能力，关注的是异常 surge 来临时隔离屏障会不会被冲穿。
• $VIMP$ 是 maximum impulse voltage，回答 impulse 维度上绝不能越过的总上边界；它不是独立于前两类能力单独存在，而是同时受 $VIOTM$ 与 $VIOSM$ 约束。

对 800 V SiC 或 GaN 主驱来说，这个拆分直接改变了选型口径：重复 PWM 共模摆动应映射到 $VIORM$，短时耐压验证看 $VIOTM$，异常浪涌看 $VIOSM$，而系统允许的 impulse 红线才看 $VIMP$。如果仍然用单一 $VISO$ 去代表全部绝缘能力，就会把寿命、proof 和 surge 这三类本质不同的风险混成一个数字。

UL1577 的通过结果很容易让人产生器件已经耐过高压，所以绝缘足够安全的错觉，但它主要回答的是短时 dielectric withstand，而不是长期高频共模应力下的寿命与缺陷风险。对 xEV 主驱 gate driver 来说，实验室里撑过一次高压和在开关节点旁工作十几年根本不是同一个问题，因此 UL1577 不能替代 IEC 60747-17。

真正把车载主驱与家电式过一次耐压就够了区分开的，是 TDDB 寿命模型与局部放电筛选。IEC 60747-17 要求用多应力点的 end-of-life 数据外推长期寿命，至少需要一个寿命已经被证明超过 $10^{7}s$ 的数据点，才能把 reinforced 绝缘外推到几十年量级的工作窗口；同时量产阶段还要配合 overvoltage 与 partial discharge 筛选，把今天尚未击穿、但内部已有早期缺陷的器件尽量挡在出厂前。

因此，xEV 系统在看 gate driver 绝缘认证时，不应把 UL1577 当成完整答案，而应把它视为短时耐压证明的一部分；真正决定长期高压安全边界的，是 IEC 60747-17 下的 $VIORM$、surge 能力、局放口径和寿命模型是否同时成立。

隔离器的安规参数，只有和“过应力后会变成什么电气形态”对应起来才有工程意义。基于 TI 2024 应用笔记《了解隔离器的失效模式》，隔离器故障至少要分成两条物理路径：一条是跨隔离栅的绝缘屏障被直接打穿，另一条是单侧先发生电气过应力（Electrical Overstress, EOS）。两者都会出现在主驱、光伏逆变器和隔离采样链里，但系统对策不同：前者主要靠绝缘额定值和标准裕度预防，后者还要看器件结构能否把损伤限制在单侧，并避免把高压直接拖到低压侧。

3.7.1 这两类故障分别在证明什么

把跨栅过压和单侧 EOS 混成一个“耐压能力”指标，会让设计把 proof test 当成全部答案。前者关心的是屏障会不会被打穿，后者关心的是某一侧先烧毁后，隔离还能不能保持高阻和基本绝缘；两者对应的系统后果并不相同。

3.7.2 为什么 60 s 耐压不能代表全部隔离边界

datasheet 里的 VISO / VIOTM、VIOWM / VIORM 与 VIOSM，其实是在不同时间尺度上回答同一件事：在屏障尚未击穿前，它最多能承受多大的电压应力。60 s proof test 只证明短时耐受，长期工作电压决定寿命内的连续边界，1.2/50 μs surge 额定值则对应标准浪涌场景；一旦跨栅电压越过这些边界，工程上不能假设器件会“优雅地”失效断开，而必须按跨侧导通、即失效短路做系统安全分析。

增强型 $Si{O}_2$ 隔离的价值，也不是把这条物理规律改掉，而是把跨栅击穿的发生概率往后推。TI 给出的量级中，$Si{O}_2$ 介质的击穿强度约为 $500V/\mu m$，常见有机绝缘约为 $30V/\mu m$ 到 $50V/\mu m$；再配合半导体工艺对厚度和间距的更严控制，同封装下可获得更高的工作电压裕度。对 xEV 主驱来说，这意味着满足标准只是最低线，真正接近现场风险的判断必须同时核对长期工作电压、surge 额定值和终端设备标准，而不能只看单个 60 s 数字。

3.7.3 单侧 EOS 为什么更依赖器件架构

单侧 EOS 的第一后果不是绝缘被直接打穿，而是局部同时承受高压和大电流，先出现芯片级发热与 EOS 失效。因此，外部能不能限流，以及受损芯片和隔离层是不是物理解耦，会直接决定“功能坏掉”会不会继续演变成“隔离塌掉”。

TI 对 ISO5851、ISO7841、ISOM8710、AMC23C10 的 EOS 与重复 surge 试验给出的关键信息，不是“器件还能继续工作”，而是功能失效与隔离失效可以被分离：受压侧芯片可以损坏，但跨栅绝缘仍保持 >1 TΩ 的高阻，且基本隔离测试仍能通过。对主驱系统来说，这种“失效断开”不是功能保证，却明显优于“功能坏掉同时把高压短给低压侧”。

3.7.4 这些失效模式怎样改写主驱选型

把失效路径拆开后，选型动作会更清楚。第一，安规审查不能停在 60 s proof test，必须同时核对长期工作电压、surge 额定值和终端设备标准。第二，凡是可以靠外部限流挡住的故障，都要把隔离器引脚电流和器件耗散控制在 datasheet 安全边界内，因为这能直接避免单侧 EOS 演化成屏障失效。第三，对那些无法完全靠外部限流避免的异常，例如功率器件把高压母线直接串到驱动输出，选型时就不能只看 CMTI 和工作电压，还要优先选择在单侧 EOS 下更可能表现为高阻失效的隔离架构。

最后要把边界说清：单侧 EOS 下的“失效断开”只意味着基本绝缘可能仍在，高压没有被直接带到另一侧，并不意味着控制功能仍可继续使用。因此系统仍应把这类事件当作故障停机、锁故障码并进入安全状态的触发条件，而不能把“隔离还在”误读成“设备还能继续运行”。

隔离电源与信号隔离器是不同问题——信号隔离器只传信号(几 mA 功耗),隔离电源还要传功率(几十 mW~几 W)。两者技术路径完全不同,不能混用。

补充：模块化方案复杂度最低（单颗即用）；集成方案信号+电源一体极简；Bootstrap 无需独立器件但不满足安全隔离。

信号隔离只解决"信息传递"问题；功率器件的栅极驱动、外设电路、传感器前端需要实际功率（数 mW 到数 W），这些功率必须也跨越同一隔离屏障供给——即隔离电源。上表为常见隔离电源架构对比。

直接购买封装好的 DC/DC 模块，典型产品：

• Murata MGJ2D05050SC：5 V → ±5 V，2 W，5.2 $k{V}_{rms}$，SIP-7 封装
• Mornsun B0505S-1WR2：5 V → 5 V，1 W，1 $k{V}_{rms}$，SIP-4 封装（低成本）
• TI DCH010505DN3：5 V → ±5 V，1 W，5.7 $k{V}_{rms}$，汽车级，6 mm × 6 mm

核心参数关注点：

• 隔离耐压（$Viso$）：必须满足系统安全等级
• 输出纹波（Ripple）：过大会导致 $VGS$ 抖动，影响开关一致性；对 SiC 特别关键（$VGS$,th 较低）
• 负载调整率（Load Regulation）：动态驱动电流变化时输出电压稳定性
• 尺寸与散热：高功率模块需要热界面或通孔散热

选型公式：

$Pis{o}_{supply}\ge Ipeak\times VGS\times Dmax+Pquiescen{t}_{driver}$ 典型 SiC 驱动消耗：0.5～2 W per channel，双通道驱动需要 1～4 W。

ADI ADuM5000 系列在同一 IC 内集成了 4 路数字隔离通道 + 1 路 500 mW 隔离 DC/DC。

优点：最小化外围器件数量，特别适合信号通道需求多但功率小的场合（CAN 节点、SPI 从机等）。

限制：输出功率上限 500 mW，不足以驱动 SiC 栅极（通常需要 ≥ 1 W），需要与额外驱动 IC 配合。

Bootstrap 通过高侧开关导通时给自举电容充电，在高侧浮动电源端维持相对稳定的 $VBS$。

$VBS=Vboo{t}_{cap}\approx VDD-Vdiod{e}_{drop}\approx VDD-0.5V$ 适用场景：

• 低压（< 200 V）Si MOSFET 半桥
• 开关频率 > 5 kHz（每个开关周期都需要下管导通时间来刷新 $VBS$）
• 成本极敏感的应用（家电、电动工具）

不适用 SiC/GaN 高压场景的原因：

• 800 V 系统要求真正隔离（加强绝缘），Bootstrap 只是电平转移，不满足安全隔离要求
• Bootstrap 电容放电导致 $VBS$ 缓慢下降，长占空比（接近 100%）场景会导致 $VGS$ 不足
• SiC 高 dV/dt 在 Bootstrap 二极管上产生大反向恢复电流，需要快恢复或肖特基二极管

隔离电源选型按 4 个变量分支——功率(< 100mW / < 1W / > 1W)、隔离耐压、CMTI、成本。每个区间有不同的标准器件型号。

SiC 逆变器（800 V，$fsw$ = 20～100 kHz）：

要求最高，需同时满足：

• 加强隔离，$VIORM$ ≥ 1000 $Vpeak$，$Vsurge$ ≥ 10 kV
• CMTI ≥ 100 kV/μs（建议 150～200 kV/μs）
• 传播延迟 < 100 ns，skew < 20 ns
• VDE 0884-17 局部放电认证
• AEC-Q100 汽车级（若用于电动车）

推荐方案：TI UCC21750（$Si{O}_2$，集成驱动）、ADI ADuM4135（磁，专用 SiC 版本）、NXP GD3162（GMR，三相集成版）。

低压 Si MOSFET（< 100 V，$fsw$ ≤ 200 kHz）：

基础/功能隔离，Bootstrap 通常足够。若需要隔离，光耦（ACPL-312T）或集成隔离驱动（TI UCC27531 + 外部隔离）均可。

汽车 HV 系统中，通信总线在 HV 控制器与 LV 域之间穿越时必须隔离，防止 HV 侧故障（例如绝缘击穿）传导到车身网络。

隔离 CAN：

• TI ISO1042：集成 CAN FD 收发器 + $Si{O}_2$ 隔离，5 Mbps，CMTI 100 kV/μs，$Viso$ 5 $k{V}_{rms}$
• TI ISO1050：标准 CAN 2.0，2.5 $k{V}_{rms}$（较低要求场景）

CAN FD 为什么需要隔离收发器：

CAN FD 数据段速率可达 5 Mbps，同一 ECU 可能同时连接 12 V 低压域和 HV 控制器，若不隔离则 HV 域绝缘故障直接危及整车 CAN 网络。ISO 11898-2:2016 推荐在 HV 系统接口使用隔离收发器。

隔离 SPI / I²C：

• TI ISO7741（4 通道 $Si{O}_2$，150 Mbps，5 $k{V}_{rms}$）：适合隔离 SPI 主从通信
• TI ISO7821 / ISO7821-Q1（2 通道，汽车级）

开关电源（Flyback / LLC）输出侧需要采样电压并反馈到控制器，而控制器在一次侧，输出在二次侧，之间必须有隔离。

传统方案（仍占主流）：光耦 + TL431 精密基准：

二次侧: V_out → TL431 误差放大 → 光耦 LED 电流 → 一次侧: 光敏管 → 控制器 PWM

优点：成本极低（PC817 单价 ¥0.2），技术成熟，适合消费类产品。

缺点：TL431 + 光耦的整体开环增益随温度和老化变化，环路设计需要留足余量；光耦 CTR 退化影响反馈精度。

数字隔离替代方案：

ADI ADuM6400 或 TI ISO7741 替代光耦，结合数字控制器（例如 TI F28xx）实现数字 PWM 反馈。优点是无 CTR 退化、更精确的控制；缺点是成本更高，MCU 需要支持数字环路控制算法。

电池 BMS 电芯电压检测：

BMS 需要检测每个电芯的电压（～ 3～4 V），但整组电池可达 400～800 V，每一级检测前端相对地面都有不同的浮动电位。需要隔离 ADC。

• TI AMC1306（Δ-Σ 调制器，±50 mV 差分输入，隔离 ±1.5 kV 工作，CMTI 120 kV/μs）：用于分流器电流检测
• TI AMC3306（Δ-Σ，±250 mV 输入，隔离电源输入版本）：用于电芯电压直接测量

隔离电流传感器：

• 基于霍尔效应（CLOSED LOOP）：例如 LEM HASS / LTS 系列，测量范围 ±100 A 到 ±1500 A，完全隔离
• 基于罗氏线圈：宽带交流电流检测，输出为 di/dt，需要积分恢复波形

隔离放大器：

• TI AMC1301（±250 mV，基础级隔离，适合 IGBT 发射极电流检测）
• ADI AD8210（隔离电流检测放大器，差分输入到单端输出，1200 V 共模）

第一张流程图先解决“信号怎么过隔离层”这个问题，因为安全等级、信号速度和 CMTI 会最先把候选器件范围压缩下来。

第二张流程图才回答“隔离侧电源怎么来”，它和信号通道相关，但功率等级、空间和安规等级会把选择推向不同路线。

第一步：确定隔离等级和信号速度（见流程图一）。

第二步：确定隔离供电方案（见流程图二）。