汽车微控制器(Automotive MCU)

系统架构L5别名 AURIX · TriCore · RH850 · S32K · 汽车 MCU · 更新

本质与导读

本质 汽车 MCU 不是"加了认证的工业 MCU"——它在指令集层面就为实时确定性功能安全做了架构选择。消费/工业 MCU 追求"最高吞吐量",汽车 MCU 追求"最坏情况下的可预测响应时间 + 失效后 100 ms 内进入安全状态"。这两个需求决定了汽车 MCU 在 CPU 架构、存储器保护、安全机制、外设集成度上的每一个设计差异。

主线坐标:第 6 站 · 电机 + 控制采样 · ↑ 全景主线

1. 核心矛盾:实时确定性 vs 功能复杂度

汽车 MCU核心矛盾是实时确定性 vs 功能复杂度——简单 MCU 实时强但功能少,大 SoC 功能多但延迟不可预测。汽车功能安全要求确定性,所以 ASIL D 主驱选 32-bit 实时 MCU(TC4x/RH850/S32K3)而不是 SoC。

汽车 MCU 核心矛盾 — low-end MCU (cream) → automotive MCU (caramel realtime) / general MCU (amber) → high-end (coral) · automotive 走 RT priority,general 走 throughput

汽车 MCU 面对的核心矛盾:发动机控制需要 μs 级确定性响应(曲轴每转一度 ≈ 16 μs @ 10000 rpm),同时又要运行越来越复杂的控制算法(模型预测控制、标定逻辑、诊断状态机)。

通用 MCU(Cortex-A / RISC-V) 用乱序执行、分支预测、多级缓存来最大化平均吞吐量——但这些机制让最坏情况执行时间(WCET)不可预测

汽车 MCU(TriCore / Cortex-R) 的架构选择恰好相反:

  • 顺序或简单流水线 → WCET 可分析
  • 紧耦合 Scratch-Pad RAM(DSPR/PSPR) 替代缓存 → 确定性访问时间
  • 硬件中断优先级 + 快速上下文切换 → 确定性响应延迟

2. 三大汽车 MCU 指令集家族


2.1 对比总表

汽车 MCU 三大架构并存——Infineon TriCore(传统 ASIL D)、ARM Cortex-R(新势力主流)、Renesas RH850(日系)。各有生态和性能特色。

特性TriCoreARM Cortex-RNXP Power
代表产品TC3xx/TC4xxTMS570; RH850MPC57xx
核心特点MAC+FPU+位操作一体通用 ARM 生态+MPU汽车传统强项
锁步支持原生双/三核锁步R5/R52 支持锁步部分型号支持
生态AUTOSAR 深度绑定ARM 工具链广泛传统汽车用户多

补充:指令集分别为 TriCore ISA(DSP+MCU 融合)、ARMv7-R/ARMv8-R、Power ISA e200。客户方面,TriCore 主导欧洲 OEM/Tier-1,Cortex-R 覆盖日系+通用,Power Arch 见于北美+欧洲传统。趋势上 TC4xx 走向 28nm Cortex-A53 异构,Cortex-R 向 R82 演进,Power Arch 逐渐被 ARM 替代。

TriCore 的独特之处:它不是 ARM 也不是 RISC-V,而是 Infineon 专为实时控制设计的指令集——同一条指令能同时做 16×16 MAC(DSP 功能)和地址更新(MCU 功能),在发动机控制的信号处理 + 闭环控制场景下效率极高。


2.2 Renesas RH850 — 日系汽车 MCU 之王

RH850 是日系车厂主流 MCU——丰田/本田/日产 90% 用 RH850。架构源自 NEC V850 + 日本汽车工业近 20 年迭代,生态闭环但性能表现稳定。

型号工艺核心配置ASIL
U2C(最新)28 nm4 核 320 MHz; 2 核锁步D
U2B(高端)40 nm多核锁步D
U2A(中端)40 nm双核/锁步B/D

Flash:U2C 8 MB;U2B ≥ 4 MB;U2A 2~4 MB。典型应用:U2C → 底盘、BMS、区域控制器;U2B → 动力、底盘;U2A → 车身、发动机中低端。

RH850 是瑞萨在汽车领域的核心 MCU 产品线,主导日本国内市场(丰田、本田、铃木、雅马哈等),同时大量出口到欧美 Tier-1。

RH850/U2C 关键特性

  • 安全ISO 26262 ASIL D SEooC;支持 ISO/SAE 21434 网络安全认证,内置 HSM(硬件安全模块)
  • 后量子密码学(PQC):支持 ML-KEM(Kyber)/ ML-DSA(Dilithium)等后量子算法,面向 2030+ 车辆生命周期安全
  • 通信外设:Ethernet TSN(1 Gbps)、CAN-XL、CAN-FD、LINCXPI(车身低速)、PSI5、I3C
  • 目标应用:底盘控制、BMS(电池管理)、车身控制、区域控制器(Zonal ECU)、摩托车 ECU

市场定位:日系 OEM 的首选 MCU,在全球汽车 MCU 市场份额仅次于 Infineon,28 nm 工艺是目前量产汽车 MCU 中最先进节点之一。


2.3 NXP S32 平台 — ARM 生态 + 汽车安全

NXP S32 是 ARM 生态 + 汽车安全的代表——基于 Cortex-R52(实时)+ Cortex-A53(应用)+ NXP 自定义 SafeAssure新势力多选 S32因为开发工具链与 STM32/NUC 一脉相承。

子系列CPU定位ASIL
S32K3Cortex-M7通用汽车控制B/D
S32K5R52 + M7区域控制器D
S32E/S32ZCortex-R52高性能实时域控D

特点:S32K3 单/双/锁步可选,AUTOSAR + 非 AUTOSAR,15 年供货。S32K5 集成 Ethernet、MRAM,面向 E/E 架构集中化。S32E/S32Z 多核 R52,用于区域/域控制器。

NXP S32 是基于 ARM 架构的汽车 MCU / MPU 平台,覆盖从简单车身控制到高性能区域控制器的全场景,最大优势是充分利用 ARM 工具链生态(Keil、IAR、LLVM、GCC 全支持)。

S32K3 详细规格(最广泛应用型号):

  • 工作频率:240 MHz(单核 M7)
  • Flash:最大 8 MB PFLASH + EEPROM 仿真
  • 安全:双核/三核锁步可选,HSM,ISO 26262 ASIL D SEooC
  • 通信:CAN-FD(最多 8 路)、LIN、FlexIO、Ethernet(部分型号)
  • 配对安全 SBCNXP FS26(提供电源监控、看门狗、唤醒管理)

S32K5 与 E/E 架构集中化:S32K5 集成 Cortex-R52(实时)+ Cortex-M7(配置/管理),搭配 Ethernet TSN 和多路 CAN-XL/CAN-FD,设计目标正是取代多个分散 ECU 的区域控制器(Zonal Controller)

核心竞争力:PIN 兼容的可扩展产品线(S32K3 → S32K5 → S32Z 共用大量驱动和 BSP)+ ARM 生态的广泛工具链支持,降低跨平台迁移成本。


3. AURIX TC38x 架构深度解析

TC38x 是 Infineon AURIX 2G 家族的主流型号,典型应用于发动机控制、变速箱控制、底盘控制(EPS / ESP)。


3.1 CPU 子系统

汽车 MCU CPU 子系统多核 + 锁步——典型 6 核(2 对锁步 + 1 应用 + 1 安全)。锁步对发现实时硬件失效,应用核跑功能逻辑,安全核做独立监控。

CPU 锁步架构 — lockstep arch (caramel) → CPU0 + CPU1 Shadow 同步执行 → comparator → match normal (sage) / mismatch fault (coral)

锁步典型任务ASIL
CPU0安全关键控制环D
CPU1安全诊断+故障响应D
CPU2标定; 通信栈QM
CPU3日志; OBDQM

4 核分工典型方案


3.2 存储器层次

汽车 MCU 存储多层次组合——Flash(几 MB,代码)、SRAM(几百 KB,运行)、TCM(紧耦合,实时)、Cache(L1/L2)。每层都有 ECC 保护,任何 SBE 都自动纠正。

存储器大小类型用途
PFLASH10 MBNVM程序代码+标定数据
DFLASH0512 KBNVMEEPROM 仿真
DFLASH1128 KBNVMHSM 安全存储
DSPR240/96 KB/核SRAM确定性数据访问
PSPR64 KB/核SRAM确定性指令访问
DLMU64 KB/核SRAM本地数据 RAM
LMU128 KBSRAM全局共享 RAM
DAM64 KBSRAMDMA 专用

全部存储器均有 ECC 保护,这是 ASIL D 对随机硬件失效的基本要求。

关键设计理念:DSPR / PSPR 是紧耦合 Scratch-Pad RAM,单周期确定性访问——汽车 MCU 用它替代消费 MCU 的缓存,因为缓存命中/未命中会导致 WCET 不可预测。全部存储器都有 ECC 保护,这是 ASIL D 对随机硬件失效的基本要求。


3.3 安全机制三件套:SMU + IOM + MTU

ASIL D MCU 集成"安全机制三件套"——SMU 集中管故障、IOM 检 IO 完整性、MTU 内存校验。三者协同把 ECU 内部所有硬件失效都覆盖。

SMU 安全机制三件套 — 5 输入 (lockstep comparator / ECC / clock-V-temp / IOM cross-check / software alarm) → SMU (caramel) → 3 输出 (interrupt-NMI / RESET / safe output pin)

三者协同:MTU 检测存储器故障、IOM 检测 I/O 路径故障、所有结果汇入 SMU 统一裁决。这个架构让 TC38x 作为 Safety Element out of Context (SEooC) 达到 ASIL D capable。


3.4 通信外设——为什么这么多

汽车 MCU通信外设极多——20+ 路 SPI/I2C、10+ 路 CAN/CAN FD、4+ 路 LIN、2+ 路以太网、专用 FlexRay 等。原因是一颗 MCU 要连接整个 ECU 的所有外围 IC。

外设数量典型连接对象
MCMCAN3 模块/12 节点车身/动力/诊断 CAN
FlexRay2 模块/2 通道线控底盘
ASCLIN24 模块LIN 从机总线
SENT25 通道位置/压力传感器
PSI54+1 模块安全气囊; TPMS
Ethernet1 模块ADAS 数据; 诊断
MSC3 通道伴随 IC 高速通信
QSPI5 模块SBC 配置; 外部 Flash
HSSL1 通道核间高速串行
I2C2 接口EEPROM; 温度传感器

MSC(Micro Second Channel) 值得特别说明:它是 Infineon 专有协议,差分、CRC 校验、μs 级延迟,专门用于 MCU 与伴随 IC(如 ST L9788、Infineon TLE 系列)之间的高速控制通信。每个 MSC 帧可以在 ~10 μs 内传完,满足喷油器精确定时的需求。


3.5 GTM——汽车 MCU 的"定时器之王"

GTM(Generic Timer Module) 是 AURIX 最复杂的外设之一,包含 9 个 Cluster、20 个 DTM 模块,独立于 CPU 运行。

为什么需要这么复杂的定时器

  • 喷油控制:4 缸发动机 @ 6000 rpm = 每 5 ms 一次喷射,每次喷射的起始角度和持续时间精度要求 < 1 μs
  • 点火控制:点火提前角精度直接影响排放和效率
  • 电机 PWM:三相逆变器的 6 路 PWM 需要硬件死区、硬件故障关断
  • SENT 解码:25 路 SENT 传感器的脉冲宽度测量

GTM 的 TOM(Timer Output Module)ATOM(ARU-connected Timer Output Module) 可以自主生成复杂 PWM 波形,不需要 CPU 介入——CPU 只需设定参数,GTM 硬件独立执行。这释放了 CPU 算力用于控制算法。


4. 汽车 MCU 选型五维度

汽车 MCU 选型5 个独立维度同时考量——架构(TriCore/ARM/RH850)、算力、存储、ASIL、生态。这 5 个维度组合后通常 1-2 个候选,然后按项目历史关系定。

维度关键问题典型选项
算力控制环周期; 算法单核 100M → 四核 300M
安全等级目标 ASILQM → ASIL D (锁步+SMU)
通信总线种类CAN → CAN+FlexRay+ETH
定时器PWM 路数; 精度ePWM → GTM 9 clusters
供应链厂商生态; 工具链TriCore/Cortex-R/Power

经验法则

  • 发动机 / 变速箱控制 → TC38x 级别(4 核、GTM、大量 SENT/MSC)
  • EPS / ESP → TC36x / TC37x(2~3 核锁步,少量 CAN,重点在 ADC 和 PWM)
  • ADAS 域控 → TC39x / TC4xx(最高端,Ethernet + HSM + 三核锁步)
  • 简单车身 ECU → Cortex-M + SBC(无锁步需求,成本优先)
  • 逆变器控制 → NXP S32K3 + FS26 或 TC38x(双核锁步 + ADC + PWM)
  • 区域控制器 → NXP S32K5 / Renesas RH850/U2C(Ethernet TSN + 多 CAN + ASIL D)

5. 汽车 MCU 与通用 MCU 的关键差异总结

汽车 MCU 与通用 MCU 核心差异在 4 维——温度范围、ASIL 安全、生命周期、功能安全特性。新人常见的错:用通用 MCU(STM32/PIC32) 做车规项目,被 ASIL/温度要求一棒打回。

维度汽车 MCU通用 MCU
WCET 可分析性核心要求不关注
存储器Scratch-Pad+ECCCache; 部分无 ECC
锁步原生硬件比较器
安全监控SMU/IOM/MTU无或简单看门狗
通信外设CAN/LIN/FlexRay 等UART/SPI/I2C/CAN
定时器GTM 自主 PWM 引擎简单 ePWM
温度−40~+150°C (G1)−40~+85°C
认证AEC-Q100+ISO 26262
供货≥ 15 年5~7 年
价格5~30 USD1~5 USD

6. TC397 EPS ASIL D 端到端 Worked Design

TC397 在 EPS(电动助力转向)ASIL D 应用中,核心工程决策链是:核分配 → MPU 分区 → 安全机制覆盖 → FMEDA → FTTI 预算验证。以下五步以 100 kW EPS 为例,数字与 SSOT 对齐(详见 topic-mcu-sbc-asil-d-integrationtopic-fault-injection-testingtopic-position-sensing-safety)。

Step 1:核分配(6 核 → 3 锁步对)

TC397 的 6 个核构成 3 个可独立配置的锁步对(Pair 0/1/2),每对可在锁步或独立模式运行。

锁步对频率任务ASIL
CPU0(主)Pair 0300 MHzFOC 扭矩控制环(10 kHz)+ 电流 ADCD
CPU1(影)Pair 0300 MHz同步镜像执行 → 比较器D
CPU2(主)Pair 1300 MHz安全监控:扭矩限制 + ASC 指令D
CPU3(影)Pair 1300 MHz同步镜像执行 → 比较器D
CPU4独立300 MHzAUTOSAR:CAN/LIN/OBD 通信栈QM
CPU5独立300 MHz标定、热监控QM

关键约束:CPU0 与 CPU2 在两个独立锁步对中,互相提供软件独立的双通道核验(ASIL D 双通道分解)。

Step 2:存储器分区(MPU 8 区隔离)

MPU 分区把 ASIL D 核的数据与 QM 核严格隔离,防止 QM 故障污染安全关键数据。

MPU 区存储内容访问权
R0CPU0 专属DSPR0 240 KB扭矩给定、iq/id 参考R/W CPU0,其余只读
R1CPU2 专属DSPR2 240 KB扭矩限幅、故障状态R/W CPU2,CPU0 只读
R2共享邮箱LMU 64 KBCAN 指令(CPU4 写,CPU0 读)R/W 均需 CRC 校验
R3DMA 专属DAM 64 KBADC 原始样本、PWM 捕获DMA 专用,CPU 只读
R4HSM 专属DFLASH1 128 KB安全密钥、ASC 禁用掩码仅 HSM 访问

LMU 的 CCF 风险:LMU 是跨核唯一共享 SRAM;CPU4(QM)如果写入错误数据到 LMU 邮箱,CPU0 若不做 CRC 校验就消费,两个锁步对会看到相同错误输入——比较器通过(均错)而故障不被检测。必须:LMU 邮箱数据接收方强制 CRC32 校验

Step 3:安全机制覆盖(DC 定量)

TC397 的安全机制分两层:锁步比较器和 ECC 负责瞬态/随机失效(SPF 覆盖),STL/MBIST 负责永久性潜伏失效(LFM 覆盖)。两者 DC 来自不同测试基础,不可互换。

机制覆盖失效模式DC类型
锁步比较器(Pair 0 / Pair 1)CPU 执行错误(独立故障)99%SPF 覆盖
ECC(DSPR/PSPR/LMU/Flash)SRAM SBE、Flash SBE99%SPF 覆盖
STL/LBIST(运行时增量)CPU 永久故障(潜伏)97.1%LFM 覆盖
MBIST(上电)RAM 卡住故障100%启动 LFM 覆盖
CMU(时钟监控)PLL 漂移 > 5%95%SPF 覆盖
SMU → TLF35584 → FS0B遗漏故障汇聚90%安全机制链

STL 数字来源:TC397 EPS 840 场景故障注入测试(topic-fault-injection-testing §5)。

Step 4:FMEDA 数字(来自 SSOT)

以下数字来自 topic-mcu-sbc-asil-d-integration tick-36,在此引用做完整性核对。

系统 PMHF(TC397 + TLF35584,三项叠加):SBC 独立监控覆盖 TC397 残余 SPF 约 90% → FIT;潜伏故障 FIT;CCF FIT:

Step 5:STL 调度与 FTTI 预算

FTTI_EPS = 50 ms(topic-position-sensing-safety §13 EPS 扭矩安全目标)。

FTTI 与 STL 潜伏检测窗口是两个正交预算,不可混淆:

预算目标TC397 实现裕量
FTTI(瞬态反应)< 50 ms锁步比较器 < 1 ms → SMU → FS0B → ASC> 40× ✓
Tlatent(LFM)≤ 100 msSTL 增量段(每 3 ms 执行 0.5 ms)×29 段 = 87 ms87 ms ≤ 100 ms ✓

STL 增量调度:29 段(160 ms 总 LBIST / 5.5 ms/段取整);每 3 ms 任务间隔执行一段 → 完成一轮 = 87 ms;CPU0 占用 0.5/3 = 16.7%。


7. 设计陷阱(Gotcha)

汽车 MCU 有七类工程师反复踩的陷阱,每条在 ASIL D 项目实践中均有实际失效案例。

G1 STL 时间不计入 FTTI,计入 LFM:开发者常将 STL 段执行时间 (0.5 ms) 叠入 FTTI 预算,导致要么削减 STL 段数(LFM 不达标),要么错误认为"STL 占了 FTTI"。两者互不干扰:FTTI 由锁步比较器 (<1 ms) 满足;STL 仅服务于 ISO 26262-5 LFM 诊断覆盖率要求(潜伏窗口 ≤ 100 ms)。

G2 LMU 邮箱是跨 ASIL 污染路径:MPU 保护了各核专属 DSPR,但 LMU 是所有核可写的共享 SRAM。QM 核(CPU4)将错误数据写入 LMU 邮箱,ASIL D 核(CPU0)若不经 CRC 直接消费,则两个锁步影子看到相同错误——比较器通过、故障不被发现。必须:LMU 跨核数据强制 CRC 接收侧校验。

G3 锁步比较器有限窗口:比较器在流水线末尾比对输出,而非每条指令实时比对。TC397 的锁步窗口约 2–4 个时钟周期(6.7–13.3 ns @ 300 MHz)。若故障在比较器判决之前已写入安全状态引脚,该周期的引脚动作不被撤销。此窗口在 ASIL D 审计时须明确记录(通常可接受,因 FTTI ≥ 100 μs)。

G4 复位 → BIST 重启 = 160 ms 盲窗:SMU 检测到锁步失配后触发芯片复位,TC397 上电 BIST(LBIST + MBIST)约需 160 ms。若 FTTI = 50 ms,MCU 复位后无法在 FTTI 内恢复并驱动安全状态。安全状态必须由硬件路径(栅极驱动器 1EDI3035AS FS0B 引脚 → ASC)在 MCU 复位前就绪,而非等 MCU 重启后再处理。

G5 超出 AoU 的 Flash 寿命不再由 SEooC 覆盖:TC397 Safety Manual 规定 Flash 保留期 ≥ 15 年 @ Tj ≤ 125°C。在 Tj = 145°C(散热不足)下,寿命缩至 < 5 年。超出 SEooC AoU 参数后,ASIL D 认证并不自动失效,但客户须依 ISO 26262-11 自行补充失效分析(TCx Safety Manual Part 1 第 1.4 节)。

G6 AUTOSAR OS 核映射错误导致 ASIL 失效:如果 OS 配置文件把 ASIL D 任务分配给"Core2",而 TC397 上 Core2 与 Core3 是另一个锁步对(Pair 1),则任务确实运行在锁步核上——但若配置人员误将 Core2 当成独立核(沿用 TC38x 4 核命名习惯),在功能测试中一切正常,ASIL 审计却发现 MCAL 核配置文件有误。换代芯片(TC38x→TC397)时须重新核对 OS TriCoreHWMap.xml 的物理核映射

G7 SENT 传感器时基需与 CMU 更新同步:TC38x 系列 SENT 解码器使用 40 MHz 分辨率时基(25 ns)。若 CMU 检测到 PLL 漂移并自动调频后,SENT 时基参考未同步更新,SENT 脉宽被错误解读为角度偏差 → 电机位置误差叠入控制环。CMU 调频后须立即触发 SENT 时基重标定,此依赖关系在低温冷启补偿逻辑中最易遗漏。


8. 工作极限(Corner)

三类边界场景揭示了在正常工况以外 TC397 架构约束如何改变系统设计判断。

C1 −40°C 冷启:BIST 时间延长 30%:Flash 在低温下充电电流增大,MBIST 写校验周期约延长 30%(160 ms → 210 ms)。若系统级上电时序假设"MCU 就绪" = 160 ms 后 FS0B 握手,网关 ECU 将超时并强制进入安全状态(误 trip)。缓解:上电握手改用"MCU 主动发送就绪信号"而非固定等待时间;或在 BIST 超时裕量中留 60 ms 余量(210 ms < 270 ms 系统超时)。

C2 高海拔 + 辐射 EMI 同时命中两个锁步核(共因 SEU):海拔 ≥ 3000 m 时宇宙射线 SEU 率升高 2–5×;若 EMI 在两个锁步核的相同寄存器同时翻转(因两核物理相邻、EMI 场方向一致),比较器看到两侧输出相同——故障不被检测,进入 CCF 路径(β ≈ 1–5%)。ASIL D 须通过 STL 以足够高的频率(87 ms ≤ T_latent 窗口)加上 EMI 屏蔽来控制此风险;高海拔应用须在 FMEDA 中提升 β 估计值并重算 PMHF。

C3 网络风暴场景下 CPU0 看门狗服务被抢占:TLF35584 看门狗服务(SPI 帧,每 WD_period 一次)若由 CPU0 负责,而 CPU4 的诊断报文(UDS、XCP over Ethernet)产生中断风暴导致 CPU0 实际执行时间超出 WCET 预算,CPU0 可能错过一个 WD 周期 → SBC 触发安全状态(假跳)。最佳实践:SBC SPI 看门狗服务固定分配给 CPU2(ASIL D 锁步对,不受 QM 中断抢占),CPU0 专注控制环。


核心要点

  • 汽车 MCU 的核心设计目标不是"最高性能"而是"最坏情况下可预测的响应时间 + 失效后安全状态"
  • TriCore 指令集融合 DSP + MCU,在实时控制场景下效率高于通用 ARM——这是 Infineon AURIX 在发动机/底盘控制市场主导的技术原因
  • TC38x 的 4 核 / 2 锁步架构让 CPU0+CPU1 运行 ASIL D 任务,CPU2+CPU3 运行 QM 任务——混合 ASIL 在同一芯片上共存
  • SMU + IOM + MTU 三件套是实现 ASIL D SEooC 的关键:SMU 统一裁决、IOM 校验 I/O 路径、MTU 保障存储器完整性
  • Scratch-Pad RAM(DSPR/PSPR) 替代缓存是汽车 MCU 的标志性设计——牺牲平均性能换取确定性
  • GTM 的自主 PWM 生成能力让 CPU 从定时中断中解放出来,这对高转速发动机控制至关重要
  • 汽车 MCU 集成 CAN + LIN + FlexRay + SENT + PSI5 + MSC + Ethernet 不是"炫耀",是因为一个 ECU 真的需要同时连接这么多种总线
  • TC397 Worked Design:λD = 100 FIT + DCspf = 99% → 系统 PMHF = 0.9 FIT(11× 裕量);STL 87 ms < 100 ms LFM 窗口 ✓;FTTI 由锁步比较器在 < 1 ms 内响应,与 STL 预算正交
  • LMU 邮箱 CRC 校验是 QM → ASIL D 隔离的必要条件,MPU 物理隔离不足以覆盖跨核数据污染(G2)
  • SBC 看门狗服务必须固定在 ASIL D 锁步核(不可由 QM 核代劳),否则 QM 网络风暴导致假安全事件(C3)

延伸阅读

Infineon AURIX

  • Infineon — TC38x Data Sheet V1.2(本页主要参考)
  • Infineon — AURIX TC3xx User Manual(寄存器级细节)
  • Infineon — TC3xx Safety Manual(安全机制实现指南)

Renesas RH850

  • Renesas — RH850/U2C Product Page(28nm, ASIL D, CAN-XL)
  • Renesas — RH850/P1x-C User Manual

NXP S32

  • NXP — S32K3 Family Datasheet(Cortex-M7, ASIL B/D)
  • NXP — S32K5 Product Brief(Cortex-R52, 区域控制器)

其他汽车 MCU

  • TI — TMS570LC43x Technical Reference Manual(ARM Cortex-R5 锁步)
  • NXP — MPC5744P Reference Manual(Power Architecture e200)

标准


Cross-references