安全机制目录(Safety Mechanism Catalog)
本质与导读
本质 ISO 26262 的 SPFM / LFM / PMHF 三个量化指标只能靠"诊断 + 控制 + 容错"三类安全机制达成,但具体到硬件实施有几十种不同手段——MCU 双核锁步、SBC 双 watchdog、栅极驱动 DESAT、电源 UVLO、ADC 冗余、CRC/ECC、监控通道。这些机制散布在 sbc / gate-driver / automotive-mcu / failure-mode-summary 等页,本页把它们**按"覆盖什么失效 → 用什么硬件机制 → 用在什么模块"**三维归类成一份可查 catalog,作为 FMEDA 时填诊断覆盖率的根据,也作为 architecture review 时检查"是否遗漏关键 SM"的清单。
1. 安全机制的元结构
ISO 26262 的安全机制按"作用环节"分 4 类——理解这 4 类的相互关系决定一个安全功能要堆几层 SM 才达标。
| 类别 | 作用 | 例 |
|---|---|---|
| Detect(检测) | 发现失效已发生 | DESAT、UVLO、CRC、parity、看门狗超时 |
| Control(控制) | 触发安全反应 | 切断 PWM、进入 safe state、关 contactor |
| Tolerate(容错) | 失效但不需停机 | ECC 自动纠错、双核锁步、冗余通道 |
| Monitor(监控) | 持续性周期检查 SM 自身可用性 | LBIST、ABIST、自检脉冲、心跳信号 |
关键认知:Detect + Control 链需要在 FTTI(Fault Tolerant Time Interval)之内完成——通常 EPS 5-20 ms,主驱 50-100 ms。这条时间约束决定了 SM 选型(纯软件 SM 慢、硬件 SM 快)。
2. MCU 级 SM(主控芯片层面)
MCU 是整个 ECU 的"大脑",其失效直接拉低系统 SPFM。AURIX TC4x / S32K3 / RH850 / Hercules 这类 ASIL D MCU 内部都集成了多种 SM,选 MCU 时要核对 datasheet 的 Safety Manual 看清楚每个 SM 的 DC。
2.1 计算核心冗余
CPU 是 MCU 失效率最高的部分,ASIL D 必须双核冗余——锁步是最常见方案。下面 3 种冗余方案各有取舍。
| SM | 含义 | 典型 DC | 代表 MCU |
|---|---|---|---|
| Lockstep dual core | 两核同时跑相同程序,硬件比较器逐周期对比 | ≥ 99% | AURIX TC397、S32K344、Hercules |
| Software diversity | 同核跑两遍不同实现 | 60-80% | 单核 MCU 软件层方案 |
| Time redundancy | 同核跑两次同实现 | 30-50%(只测瞬时故障) | 资源受限场景 |
Lockstep 的隐藏前提:两核必须完全独立(独立时钟 / 独立电源 / 物理分离),否则就是共因失效,DC 算不到 99%。
2.2 内存保护
RAM / Flash 失效会让程序跑飞。MCU 内置 SM 覆盖 90%+ 的存储相关失效。
| SM | 覆盖 | 典型 DC |
|---|---|---|
| ECC on RAM | 单 bit 错纠正、双 bit 检测 | ≥ 99% |
| ECC on Flash | 同上 | ≥ 99% |
| MPU(Memory Protection Unit) | 防止任务越界访问 | 60-90% |
| Stack overflow detection | 栈溢出检测 | 70-90% |
2.3 外设监控
ADC、DMA、定时器、CAN 控制器等外设失效会让控制环节出错,需要专门 SM。
| SM | 覆盖 | 典型 DC |
|---|---|---|
| ADC redundancy / cross-check | 双 ADC 同步采样 + 比较 | ≥ 90% |
| DMA fault confinement | 限制 DMA 访问区域 | 60-80% |
| PWM checking | 反馈 PWM 实际波形给输入比较 | 80-95% |
| CAN error frame count | 监控 bus error 统计 | 70-90% |
2.4 时钟与电源监控
Clock 漂移 / 失效会让全系统失稳。内置硬件监控是 MCU 标配。
| SM | 含义 | 典型 DC |
|---|---|---|
| CMU(Clock Monitor Unit) | 主时钟相对辅时钟漂移检测 | ≥ 95% |
| Voltage monitor | 内核 / IO 电压实时监测 | ≥ 90% |
| Brown-out reset | 电压跌落到阈值下自动复位 | ≥ 95% |
| PLL lock detection | PLL 失锁检测 | ≥ 90% |
3. 电源级 SM(SBC / PMIC / LDO)
电源失效会同时打趴 MCU 和栅极驱动——这是典型共因失效来源。SBC(System Basis Chip)是车规 ECU 的标配,把这些 SM 都集成在一颗 IC 里。
3.1 输入侧保护
电池侧的瞬态、过压、反接每天都在发生,SBC 必须扛住。
3.2 输出电压监控
每条输出轨独立监控,任何一条失常立刻 reset MCU 或进 fail-safe。
| SM | 含义 | 典型 DC |
|---|---|---|
| UV/OV per rail | 每条 rail 独立 UV/OV | ≥ 99% |
| Sequence monitoring | 上电时序错误检测 | ≥ 90% |
| VMon redundancy | 双独立 monitor 防 SM 自身失效 | ≥ 99% |
3.3 看门狗(Watchdog)
WatchDog 是 MCU 卡死后的最后防线,设计严谨度直接影响 SPFM。
| SM | 严格性 | 典型 DC |
|---|---|---|
| Window WatchDog | MCU 必须在窗口内喂狗,过早 / 过晚都触发 reset | ≥ 95% |
| Q&A WatchDog(Question-Answer) | SBC 出题、MCU 算答案,只对答案对才喂狗;ASIL D 标配 | ≥ 99% |
| Simple WatchDog | 周期内喂狗即可 | 60-80%(仅 ASIL B 可) |
Q&A WatchDog 是 ASIL D 主驱 / EPS 的事实标准——简单看门狗会被"卡死的 MCU 仍周期性喂狗"骗过(中断里残留的喂狗代码),Q&A 通过题目变化解决这个共因。
3.4 SM 实例器件
下面 3 颗主流 SBC 都集成 ASIL D 安全功能——选型按"成本 + 集成度 + 厂商生态"决定,SM 套路本身高度同质。
| SBC 器件 | ASIL | 关键 SM |
|---|---|---|
| Infineon TLF35584 | D | Q&A WD + 6 路独立 V monitor + sequence monitor + Sense |
| NXP FS8500 | D | 同上 + ABIST + LBIST self-test |
| STM L9788 | D | 整合电源 + driver + WD + 安全引脚 |
4. 驱动级 SM(栅极驱动 / 高侧开关)
栅极驱动 IC 是连接 MCU 控制信号与功率管的桥梁,这一层失效直接导致直通 / 短路。
4.1 短路 / 过流保护
短路保护有 4 种主要 SM——按反应时间从慢到快排,DESAT 最常用。SiC SCWT 仅 2-3 μs 让传统软件 SM 完全没机会反应。
| SM | 触发条件 | 反应时间 | 典型应用 |
|---|---|---|---|
| DESAT(Desaturation) | / 超阈值 → 设备退出饱和区 | < 2 μs | IGBT / SiC MOSFET |
| Two-level turn-off / Soft-Off | DESAT 后软关断,避免 di/dt 过冲炸管 | < 5 μs | 高功率 IGBT |
| OCP(Over-Current Protection) | shunt 电流超阈值 | < 1 μs | 整桥 / 高侧开关 |
| SCWT(Short Circuit Withstand Time) | SiC 仅 2-3 μs,IGBT 5-10 μs | 决定 DESAT 反应窗 | SiC / IGBT |
SiC 与 IGBT 的关键差异:SiC SCWT 仅 2-3 μs,DESAT + soft-off 必须 < 1 μs 完成,几乎只能用硬件 SM(纯软件 SM 反应不过来)。
4.2 栅极欠压锁定 UVLO
驱动 IC 输出电压不够时,功率管半开 → 导通损耗暴增 → 热失控。UVLO 强制关断避免。
| SM | 含义 | 阈值 |
|---|---|---|
| UVLO(Under-Voltage Lock-Out) | 驱动 VCC 低于阈值时强制关栅 | typ 12 V(IGBT)/ 16 V(SiC) |
| UVLO with hysteresis | 加迟滞防抖 | typ 1-2 V hyst |
4.3 STO / SS1 / SS2 安全功能
电机驱动场景下,栅极驱动需要支持 STO(Safe Torque Off)等 IEC 61800-5-2 安全功能。
| SM | 反应 | ASIL |
|---|---|---|
| STO(Safe Torque Off) | 切断栅极使能 → 不输出转矩 | ASIL D |
| SS1(Safe Stop 1) | 受控减速后 STO | ASIL D |
| ASC(Active Short Circuit) | 三相低边短路 → 受控停车不依赖电池 | ASIL D |
详见 转矩安全。
4.4 主流栅极驱动 IC
下面 3 颗 ASIL D 栅极驱动 IC 是主驱 / EPS 项目最常见选项——SM 套路类似,差异在隔离器件 / 报错引脚 / 集成度。
| IC | ASIL | 关键 SM |
|---|---|---|
| Infineon 1EDI3035AS | D | DESAT + STO + UVLO + ASC |
| TI UCC21750-Q1 | D | 同上 + isolation + faults reporting |
| STM STGAP2 | D | DESAT + active Miller clamp + STO |
5. 传感级 SM(电流 / 位置 / 温度)
传感器失效 → 控制环节算错 → 输出错误转矩 / 速度。三类传感器各有自己的 SM 套路。
5.1 电流传感
电流传感 4 种 SM 互补使用——双 ADC 是最便宜的硬件冗余,冗余传感器抵御 systematic 失效,合理性检查抓住极端值,零电流校准消除漂移。
| SM | 实施 | 应用 |
|---|---|---|
| 双独立 ADC 通道 | 不同 ADC 同步采同一 shunt + 比较 | 主驱三相电流 |
| 冗余传感器 | 两个不同 vendor 的 shunt / Hall | ASIL D 关键回路 |
| 范围合理性检查 | 实测值 vs 物理可能范围 | 软件 SM |
| 零电流校准 | 上电时校零点漂移 | 自检型 SM |
6. 通信级 SM(CAN / SPI / 以太网)
电控之间失效 / 篡改的检测靠消息层 SM——E2E、CRC、Counter、Timeout 是标配。
6.1 AUTOSAR E2E 保护机制
E2E(End-to-End)Protection 是 AUTOSAR 定义的消息保护套件,有 8 种 profile,每种针对不同场景。
| Profile | 保护机制 | 典型 ASIL |
|---|---|---|
| P01 / P02 | CRC + Counter | ASIL B |
| P05 / P06 | CRC + Counter + Length | ASIL D |
| P11 / P22 | DataID + CRC + Counter,适配 CAN-FD | ASIL D |
6.2 物理层 SM
物理层 SM 覆盖应用层 E2E 兜不住的:bus 物理失效 / 外设 SPI 错误 / 传感器接口编码错误。下面 4 类是车规标配。
| SM | 覆盖 |
|---|---|
| CAN bus monitor(error frame count) | 物理层失效 |
| Bus-Off recovery | 网络拥塞 |
| SPI parity / CRC | MCU ↔ SBC / driver IC |
| SENT / PSI5 信号校验 | 传感器接口 |
详见 CAN 总线。
7. SM 之间的依赖与共因
SM 不是孤立的——多个 SM 之间的共因是隐藏的失效传播路径。常见 6 类共因关系:
| 共因 | 例 |
|---|---|
| 共享电源 | MCU + SBC WD 共用 5V → 5V 失效双方都瘫 |
| 共享时钟 | MCU 主时钟 + WD 时钟同源 → 时钟错误 WD 不会触发 |
| 共享复位 | reset 信号被 MCU 出错"卡死",WD 也无法 reset |
| 共享内存总线 | bus error 让 SM 数据也无法读 |
| 共享 SM 逻辑 | DESAT + UVLO 共用比较器 → 比较器失效双瘫 |
| 共享地 | GND bounce 让所有差分信号都漂 |
DFA 的核心任务就是把这些共因挖出来——详见 DFA / FMEDA / FTA。
8. ASIL 与 SM 组合选型
不同 ASIL 等级对 SM 组合的要求严格分档——下面是经验规则,具体项目要按 HARA 输出微调。
| ASIL | SPFM | LFM | 典型 SM 组合 |
|---|---|---|---|
| A | n/a | n/a | 简单 WatchDog + 主要 protection |
| B | ≥ 90% | ≥ 60% | Window WD + UV/OV + DESAT |
| C | ≥ 97% | ≥ 80% | Q&A WD + 双独立 V monitor + DESAT + ECC |
| D | ≥ 99% | ≥ 90% | Lockstep MCU + Q&A WD + 双 monitor + DESAT + ECC + ASC + 冗余传感 |
架构层面 ASIL 分解:ASIL D = ASIL B(D) + ASIL B(D),前提是两路真正独立(不同 MCU、不同电源、不同算法)。详见 ASIL 分解。
9. 5 个 SM 设计反模式
SM 设计最常踩的 5 个反模式——这 5 条比掌握更多 SM 类型更重要,识别它们能避免 SPFM 数字"看起来达标"但实际失效场景下保护失败。
| 反模式 | 表现 | 修法 |
|---|---|---|
| 共因失效未识别 | WD 与 MCU 共用 5V → 5V 失效双方都瘫 | DFA 强制走一遍 |
| SM 自检不全 | DESAT 比较器从未被自检过,失效时发现不了 | 启动时 + 周期性自检 |
| 反应时间慢于 FTTI | 软件 SM 100 ms 反应,FTTI 50 ms,过期 | 用硬件 SM 或缩短控制周期 |
| 假阳频繁(false positive) | DESAT 阈值过紧,启动 inrush 误触发 | 加 blanking window + 滤波 |
| 失效后 safe state 错 | 关 PWM 但功率管未真正关断(寄生) | 加 Active Miller Clamp + STO 双通道 |
10. FTTI 时序预算 — 检测 + 反应怎么塞进容错窗口
§9 的"反应慢于 FTTI"之所以反复踩,根因是很多人把 FTTI 当成一个孤立数字(如"100 ms"),却不知道这个窗口内部要串行塞进两段时间。FTTI(Fault Tolerant Time Interval,故障容错时间间隔)= 从故障发生到"若不处理就会导致危害"的最大允许时间。在这个窗口里系统必须先发现故障、再反应到安全状态,两段时间之和不能越过 FTTI:故障发生 → (故障检测时间)→ SM 检测到 → (故障反应时间)→ safe state,全程 FTTI。
把这两段拆开,各自的上界由不同东西决定:
| 段 | 是什么 | 上界由谁定 |
|---|---|---|
| 故障检测时间 | 故障发生 → SM 察觉 | 周期性诊断 DTI;连续硬件监测 |
| 故障反应时间 (FRTI) | 检测到 → 进入 safe state | 软件 SM = 控制周期 + 调度;硬件 SM = 门级延迟 |
这里的 DTI(Diagnostic Test Interval,诊断测试间隔) 是关键却常被忽略的一项:周期性诊断每隔 DTI 才跑一次,最坏情况故障刚好发生在一次诊断之后,要等将近一个完整 DTI 才被下次诊断逮到,所以 。连续硬件监测(如 DESAT 比较器)没有"间隔", 近似为 0。
于是预算就是 (工程上还要再扣裕量),它把 §9 两个反模式量化了:DTI 设太长单独就能吃光预算 —— FTTI 100 ms 的 SG 若用 200 ms 周期的软件自检, 最坏 200 ms 已经 FTTI,无论反应多快都过期;反过来 DTI 20 ms + 反应 10 ms = 30 ms 才稳落在 100 ms 内。这也正是为什么 SiC SCWT 仅 2-3 μs → FTTI 极短 → 必须硬件 SM:软件检测加反应的毫秒级根本塞不进微秒级窗口,只有连续硬件监测()+ 门级软关断才够快。
11. FMEDA Worked Design — EV 主驱 ASIL D 安全机制迭代(400V/100kW)
FMEDA 的核心输出是一组 SPFM / LFM 数字——但这两个指标的物理含义不同,SM 改善它们的手段也不同。本节以 EV 牵引逆变器为例,展示从初始分配到达标的三轮迭代过程,揭示单 MCU 路径在无 ASIL 分解时的结构性天花板。表中 λ_D 为工程示意值(SN29500-2 / IEC TR 62380 量级估算,用于跑通 worked example,非厂商安全手册实测数),读者可替换为项目实测值后重算。
11.1 λ_D 失效率分配(初始版)
以 IEC TR 62380 / SN29500-2 基础失效率模型,对 400V/100kW 逆变器各器件分配 λ_D(危险失效率,125°C 额定工况量级估算)。
11.2 SM 分配与 DC 参数(v1 初始)
DC_SPF 和 DC_LFM 是两个独立指标:前者衡量 SM 对单点故障的即时检测率(时间窗 = FTTI),后者衡量 SM 在多点故障中揭示潜伏故障的能力(时间窗 = 测试间隔,可长达数小时)。同一个 SM 的两个数值可以差异很大(DESAT 检出时间快 → DC_SPF 高;但 DESAT 电路自身可能作为潜伏故障存在 → DC_LFM 低)。DC 分档沿用 Diagnostic Coverage 类别:Low 60–89% / Medium 90–98% / High ≥ 99%。
| 器件 | λ_D(FIT) | 主要 SM | DC_SPF | DC_LFM | λ_SPF(FIT) | λ_LFM(FIT) |
|---|---|---|---|---|---|---|
| TC397 Lockstep | 3.0 | CPU 交叉核验 | 99% | 90% | 0.03 | 0.30 |
| TC397 外设 | 5.0 | STL + BIST(初版) | 80% | 65% | 1.00 | 1.75 |
| TLF35584 SBC | 0.8 | 内置 SM(WD 基础版) | 90% | 80% | 0.08 | 0.16 |
| 1EDI3035AS ×2 | 6.0 | DESAT 检测(仅此) | 85% | 75% | 0.90 | 1.50 |
| SCT3080AL ×6 | 24.0 | 过流硬件比较器 | 90% | 75% | 2.40 | 6.00 |
| 电流传感器 | 4.0 | 合理性校验 | 80% | 65% | 0.80 | 1.40 |
| 合计 | 42.8 | 5.21 | 11.11 |
代入 SPFM / LFM 公式(,LFM 同构):
目标 ASIL D(ISO 26262-5:2018:SPFM 见 Table 4 ≥ 99%,LFM 见 Table 5 ≥ 90%)——两项均 FAIL。
11.3 SM 升级迭代 v2 — 强化外设 STL + 栅驱 SM
识别瓶颈:TC397 外设(STL 覆盖率低)+ 栅极驱动(仅 DESAT,缺 SCWT 锁死 + 软关断)是主要 SPF 来源。
升级措施:① TC397 外设 STL bandwidth 从 80%→90%(加密 ADC 自检 + MPU 区间测试);② TLF35584 升级为 Q&A WD(DC_SPF 90%→99%);③ 1EDI3035AS 追加 DESAT + SCWT 锁死 + 二级软关断(DC_SPF 85%→92%,DC_LFM 75%→80%)。
| 器件 | λ_D(FIT) | DC_SPF(v2) | DC_LFM(v2) | λ_SPF(FIT) | λ_LFM(FIT) |
|---|---|---|---|---|---|
| TC397 Lockstep | 3.0 | 99% | 90% | 0.03 | 0.30 |
| TC397 外设 | 5.0 | 90% | 78% | 0.50 | 1.10 |
| TLF35584 SBC | 0.8 | 99% | 90% | 0.008 | 0.08 |
| 1EDI3035AS ×2 | 6.0 | 92% | 80% | 0.48 | 1.20 |
| SCT3080AL ×6 | 24.0 | 90% | 75% | 2.40 | 6.00 |
| 电流传感器 | 4.0 | 80% | 65% | 0.80 | 1.40 |
| 合计 | 42.8 | 4.218 | 10.08 |
SPFM 刚够 ASIL B(90%)但离 ASIL D(99%)仍远,LFM 亦不足——仍双 FAIL。
11.4 结构性天花板与架构结论
SCT3080AL × 6 贡献 24 FIT(占总 24/42.8 ≈ 56%),即使将 MOSFET 的 DC_SPF 提高到理论极限 99%,其未检测 SPF 仍为 24 × 0.01 = 0.24 FIT。要达 SPFM ≥ 99%,全系统 λ_SPF 须 ≤ 42.8 × 0.01 = 0.428 FIT,即其余器件 λ_SPF 合计须控制在 0.428 − 0.24 ≈ 0.19 FIT 以内——其余器件 λ_D 合计 18.8 FIT,这要求平均 DC_SPF ≥ 1 − 0.19/18.8 ≈ 99%,即所有其他器件全部逼近 High 档上限,在工程上不可持续。
结论:对本器件组合,单 ASIL D 路径在不引入 ASIL 分解的情况下无法达到 SPFM ≥ 99%。正确架构方案是 ASIL D → B(D) + B(D):每路仅需 SPFM ≥ 90%(ISO 26262-5:2018 Table 4 中 ASIL B 目标),v1 的 87.8% 在简单 SM 加固后即可满足,且留出了工程裕量。参见 ASIL 分解获取分解论证细节。
11.5 LFM 改善路径(补充)
LFM 的瓶颈在于"潜伏故障必须在多点故障探测时间窗(multiple-point fault detection interval)内被揭露"——该时间窗以测试间隔/驾驶循环为量级(数 ms 到数小时),远长于 FTTI。当前 SCT3080AL 无独立结温监控 → DC_LFM 受限于 75%。改善方法:① 追加 NTC 独立结温监控(DC_LFM SCT3080AL → 85% 量级);② 使用 BIST 自检激励验证电流传感器链路。改善后预计 LFM ≥ 82%,达 ASIL B(D) 目标 ≥ 60% 有余量,ASIL D 目标 ≥ 90% 仍不足——再次确认分解路径必要性。
12. Gotcha 链 — 7 类安全机制工程陷阱
安全机制的陷阱大多不在"有没有 SM",而在"SM 的覆盖边界是否与失效模式精确对齐"。
G1(最高危):DC_SPF ≠ DC_LFM — 同一机制两个不同数字。 DESAT 电路保护单点故障时是 DC_SPF ≈ 90%(响应快);但 DESAT 电路本身可能是潜伏故障(DESAT 电容失效或 VDESAT 阈值漂移),此时 DC_LFM 必须靠"另一个独立 SM 检测 DESAT 电路本身"。常见错误:FMEDA 只填一个 DC=90% 而不区分 DC_SPF / DC_LFM,导致 LFM 目标被过度乐观估计。审核员一定会分别询问这两个数字。
G2(最高危):VEE2 UVLO 方向错误 — 负压 UVLO 触发方向与直觉相反。 1EDI3035AS 等 SiC 栅极驱动的 VEE2 UVLO 在 |VEE2| "过小"(趋向 0 V)时触发保护,而非在 VEE2 "过于负"时触发。工程师直觉认为 VEE2 = −8 V 比 VEE2 = −4 V 更"负",因此更"安全"——但 UVLO 门限是 |VEE2| ≥ UVLO_TH ≈ 5 V;当 VEE2 从 −8 V 因故障爬到 −3 V(接近 0 V),UVLO 触发关断。若设计只保证 VEE2 < 0 V 但不维持 |VEE2| ≥ 5 V,则轻微电源故障会使 VEE2 = −2 V,UVLO 不触发(条件不满足方向相反),栅极驱动以不正确电平运行。必须从 UVLO 门限的方向定义来设计电源轨纹波与下限。参见 栅极驱动保护链详细论述。
G3:消隐窗口 > SCSOA 窗口 = SC 保护完全失效。 DESAT 消隐时间 tBLK 是为了屏蔽正常开通瞬间的 VDS 尖峰。若 tBLK = 2 μs 而器件短路耐受窗口(SiC SCWT 仅 2–3 μs,且在较高 VDS 工况下进一步收窄)= 1.5 μs,则消隐窗口完全遮蔽 SC 事件——器件在消隐期结束前已烧毁。设计时必须核验:tBLK < SCWT 最坏工况值,并留裕量。
G4:Q&A 看门狗被"正确执行但已冻结"的 MCU 愚弄。 MCU 挂在某个服务 Q&A WD 的代码循环里——程序实际已停止推进任务,但 Q&A 计算本身在循环内。WD 收到正确应答,误判 MCU 健康。解决方案:WdgM alive supervision(心跳超时)+ logical supervision(任务状态机流转检测);仅 Q&A 协议不足以证明 MCU 全功能正常。
G5:STL 执行时间与检测时序窗口冲突(两个窗口别混)。 STL 测试序列追求高诊断覆盖率,但周期性 STL 有两条独立时序约束:① 若 STL 用于检测 SPF,则"故障发生 → 下次 STL 跑到 → 反应"必须落在 FTTI 内(见 §10 的 DTI 预算);② 若 STL 用于揭露潜伏故障,则其执行周期须落在多点故障探测时间窗内(以测试间隔/驾驶循环为量级)。工程师优化 STL 时只看 DC 不看这两个时间窗,导致功能覆盖率达标但时序约束违背。注意:潜伏故障探测窗远长于 FTTI,别把二者混为一谈(常见错误是拿 FTTI 去卡 LFM 相关的 STL 周期,反之亦然)。
G6:LBIST 冷启动延迟将保护空白延伸到 FTTI 之外。 LBIST 在 −40 °C 执行时间比常温延长(晶体管速度慢、片上振荡器频率降),这是低温下 CMOS 速度退化的一般特性;若 BIST 在 SM 激活之前运行,安全保护空白期可能超过 FTTI 上限。必须设计"BIST 期间备用 SM 接管"或"BIST 分段执行"策略,并在最冷角(cold corner)核验 BIST 完成时间。
G7:供应链替换器件 DC 归零。 合格的 TLF35584 SBC 因缺货被替换为"功能等效"器件(不同厂商),新器件无 ISO 26262 认证或安全手册未明确 DC 值。结果:TLF35584 在 FMEDA 中贡献的 DC_SPF = 99% 降为无据可用——SPFM 从 90.1% 跌回 ASIL B 目标之下。器件变更必须触发 FMEDA 更新 + SC 证据重新挂接。
13. Corner 分析 — 3 个边界工况
安全案例不能只用标称工况的 BOL(begin-of-life)数字,以下 3 个边界工况会显著改变 SM 有效性,须在 FMEDA / DFA 中单独评估。
C1:−40 °C 冷启动 BIST 延迟与 DESAT 时序。 在 −40 °C 条件下:① BIST 执行时间延长(见 G6);② DESAT 比较器传播延迟因低温增大(晶体管 gm 下降);③ SBC 复位后初始化握手时序可能超出 MCU 等待窗口。三者叠加可能在系统上电后形成一段无 SM 保护的时间窗,在 ASIL D 场景下须确认此窗口 < FTTI。设计验证应在最冷角实测 DESAT 传播延迟与 SBC INIT_OK 握手时序。
C2:EOL 老化 — 15 年 SiC BTI 导致 FIT 上升。 SiC MOSFET 在长期栅极偏置(BTI:Bias Temperature Instability)下 VTH 漂移,EOL 等效失效率相对 BOL 上升(工程估算量级 ×2–3,具体系数须以器件供应商可靠性报告为准)。若 SCT3080AL λ_D 从 4 FIT 升至 8–12 FIT,总系统 λ_D 从 42.8 FIT 升至约 67–91 FIT,SPFM 必须以 EOL 数字重算。FMEDA 应包含 EOL 场景分析,不能仅以 BOL 数字作为安全案例证据。
C3:多 ECU 同供应商 SBC — CCF β 因子上升。 若整车同时在逆变器 ECU、BMS-ECU、VCU 中使用 TLF35584,三颗 SBC 共享相同的供应链失效模式(批次缺陷、配置错误、电源纹波灵敏度)。DFA β 因子评估若仅在单 ECU 内评,则 β 偏小;但跨 ECU 共因情境下 β 显著上升。整车系统 DFA 须覆盖跨 ECU 的 CCF 来源(参见 ISO 26262-9 关于相关失效分析的条款)。
核心要点
- 安全机制按作用环节分 4 类:Detect / Control / Tolerate / Monitor
- MCU 级:Lockstep 双核(ASIL D 标配)+ ECC RAM/Flash + ADC 冗余 + CMU + Brown-out
- 电源级:SBC 内置 OVP / 反接 / UV/OV per rail / Q&A WatchDog(ASIL D 必备)
- 驱动级:DESAT + soft-off + UVLO + STO/SS1/ASC,SiC SCWT 仅 2-3 μs 必须硬件 SM
- 传感级:双 ADC 冗余 + 范围合理性 + 自校零;位置用 Resolver+RDC 自诊断
- 通信级:AUTOSAR E2E Profile 5/6/11/22 提供 CRC + Counter + Length + DataID
- 共因失效是隐藏的失效传播路径——共享电源 / 时钟 / 复位 / 内存总线 / SM 逻辑 / 地都是 CCF 来源
- ASIL D vs B 的 SM 组合复杂度成数量级差:D 要 lockstep + Q&A WD + 双 monitor,B 只要 Window WD + UV/OV
- 5 反模式戒除:共因未识别 / SM 自检不全 / 反应慢于 FTTI / 假阳频繁 / 失效后 safe state 错
- FTTI 不是一个数字:(周期诊断最坏 DTI)+ (到 safe state) FTTI;DTI 太长或软件反应太慢都会过期 → SiC 微秒级 FTTI 必须连续硬件 SM
- worked FMEDA(§11):400V/100kW 主驱单 MCU 路径 SPFMv1 = 87.8% → v2 = 90.1%,SCT3080AL ×6 占 λ_D 56% 构成结构性天花板,单 ASIL D 达不到 99% → 必须 ASIL D 分解为 B(D)+B(D)
- DC_SPF ≠ DC_LFM(§12 G1):同一 SM 两个不同数字,时间窗一为 FTTI 一为多点故障探测窗(可达数小时);FMEDA 只填一个 DC 会高估 LFM,是审核返工高发点