每日复习 — 2026-04-16

1. Miller 平台的物理本质是什么？

来自 MOSFET 技术

Miller 平台是 $C_{gd}$ 的位移电流反馈。当 $V_{DS}$ 快速下降时，$C_{gd}$ 两端电压变化率 $d{V}_{DS}$/dt 在栅极注入一个位移电流 $i_{Miller}$ = $C_{gd}$·$d{V}_{DS}$/dt，这个电流从栅极流出，刚好抵消驱动电路灌入的电流——$V_{GS}$ 被'冻结'在平台电压上。此时驱动电路灌入的所有电流都在专心给 $C_{gd}$ 放电，dv/dt = $I_G$ / $C_{gd}$。$V_{Miller}$ ≈ $V_{th}$ + $I_D$/$g_{fs}$。

2. SBC 的 Q&A 看门狗如何检测 MCU 软件功能失效？

来自 汽车电子（Automotive Electronics）

普通看门狗（Window 模式）只检测 MCU '还在跑'——如果 MCU 陷入一个只会喂狗的死循环，看门狗会乖乖相信一切正常。Q&A 看门狗解决这个问题：SBC 通过 SPI 发送一个随机问题（例如 Q = 0x3A，由内部 LFSR 生成），MCU 必须用约定的算法计算答案（如 CRC16 + 移位），SPI 发回 SBC 比较。MCU 要'作弊'必须真正运行正确的计算路径，不能只是'在跑'。如果主循环跑飞只有 ISR 在喂狗，它无法计算出正确答案 → SBC 拉低 RESET → 强制复位。这是 ASIL D ECU 的外部独立监控核心机制，配合 MCU 内部双核锁步形成双重保护。

3. CAN 差分信号为什么抗 EMI？

来自 汽车电子（Automotive Electronics）

CAN 用差分信号 CANH/CANL 传输，正常时 $CA{N}_H$ = 3.5V、$CA{N}_L$ = 1.5V，差分电压 = $CA{N}_H$ − $CA{N}_L$ = 2V（显性）。受到外部噪声干扰时（比如附近电机辐射 +2V），$CA{N}_H$ 和 $CA{N}_L$ 同时被抬高，但差分接收器只看 $CA{N}_H$ − $CA{N}_L$ = 2V 不变——共模噪声完全被差分抵消。这是物理层的天然保护，比软件 CRC 更彻底。CAN FD 保持仲裁段速率不变（1 Mbps）只提升数据段速率（到 8 Mbps）的设计也是为了信号完整性：仲裁阶段需要所有节点同步检测总线状态，速率太高会有信号完整性问题。

功率电子学（Power Electronics） — 功率变换器分析的两个核心定律是什么？

伏秒平衡（电感）和安秒平衡（电容）。(1) 伏秒平衡：稳态下一个开关周期内电感电压的积分为零（∫$V_L$ dt = 0）——否则电感电流会无限累积。推出 Buck 的 D = $V_{out}$/$V_{in}$、Boost 的 $V_{out}$/$V_{in}$ = 1/(1−D)、Buck-Boost 的 $V_{out}$/$V_{in}$ = −D/(1−D)。(2) 安秒平衡：稳态下电容电流的积分为零——否则电容电压无限累积。物理意义：电感电流是能量的'动量'，电容电压是能量的'位置'，稳态 = 能量状态不变 = 平均变化率为零。所有稳态分析都从这两个守恒定律开始。

FPGA 与数字设计 — 数字控制的三类延迟怎么算？对控制带宽有什么影响？

三类延迟：(1) AD 采样保持延迟 ~0.5·$T_s$；(2) 计算延迟 ~最多 1·$T_s$；(3) PWM 同步延迟 ~最多 0.5·$T_s$（等到下一个 PWM 更新点）。合计最坏 ~2·$T_s$。相位滞后公式：φ = 2π·f·t。示例：$T_s$ = 100 μs（10 kHz 开关频率），控制带宽 1 kHz。单个 $T_s$ 延迟在 1 kHz 处的相位滞后 = 2π × 1k × 100μ = 36°。2 个 $T_s$ = 72°。影响：直接吃掉闭环相位裕度。目标 PM = 60° → 数字控制器还需要额外提供 72° 的相位提升，否则整个环路就不稳定。工程准则：采样率 $f_s$ ≥ 10 × 控制带宽（否则相位裕度被吃光）。提高控制带宽需要同时提高采样率。