每日复习 — 2026-04-25

1. SIMPLIS 为什么比 SPICE 快 10~50 倍？

• 已学习

来自 电路仿真工具（Circuit Simulation）

SIMPLIS 用分段线性（Piecewise-Linear）方法，把电路看作分段线性系统：每个开关器件被建模为两个线性状态（ON 和 OFF），电容电感是真实的动态元件，在每个拓扑状态下电路是线性的。SIMPLIS 在每个线性段内解析求解，不需要数值积分。关键优势：直接求解周期稳态（POP，Periodic Operating Point）——跳过所有暂态过程，直接给出稳态波形。SPICE 需要仿真几十个开关周期等待稳态；SIMPLIS 直接算。LLC 谐振变换器的 Q 值高，SPICE 可能需要 30 分钟才出稳态，SIMPLIS 几分钟。另外 SIMPLIS 支持自动 AC 分析：注入小信号扰动 + 测量响应 → 直接输出 Bode 图，是开关电源环路分析的事实标准。代价：看不到详细的振铃和 dv/dt 细节。

2. $V_{REF}$ 噪声为什么是 ADC 的隐形杀手？

• 已学习

来自 ADC 与混合信号设计

$V_{REF}$ 上的任何噪声都被 1:1 地反映到输出码上——10 μV 的 $V_{REF}$ 抖动 = ADC 输出 10 μV 的误差。16 位 ADC $V_{REF}$ = 5V，LSB = 76 μV，目标 $V_{REF}$ 噪声 < 0.1 LSB = 7.6 μV RMS。18 位更苛刻：LSB = 19 μV，目标 < 1.9 μV。更严重的是 $V_{REF}$ 温漂：5 ppm/°C × 50°C × 5V = 1.25 mV = 16 LSB（对 16 位而言）→ 温漂直接吃掉 4 位精度！解决方案：选超低漂基准（LTC6655 1 ppm/°C 或 REF5050 3 ppm/°C）、多档去耦（10 μF + 100 nF + 10 nF）、就近布局（$V_{REF}$ 走线 < 20 mm）。ADC 的噪声瓶颈经常是 $V_{REF}$，不是 ADC 本身。

3. SBC 的 Q&A 看门狗如何检测 MCU 软件功能失效？

• 已学习

来自 汽车电子（Automotive Electronics）

普通看门狗（Window 模式）只检测 MCU '还在跑'——如果 MCU 陷入一个只会喂狗的死循环，看门狗会乖乖相信一切正常。Q&A 看门狗解决这个问题：SBC 通过 SPI 发送一个随机问题（例如 Q = 0x3A，由内部 LFSR 生成），MCU 必须用约定的算法计算答案（如 CRC16 + 移位），SPI 发回 SBC 比较。MCU 要'作弊'必须真正运行正确的计算路径，不能只是'在跑'。如果主循环跑飞只有 ISR 在喂狗，它无法计算出正确答案 → SBC 拉低 RESET → 强制复位。这是 ASIL D ECU 的外部独立监控核心机制，配合 MCU 内部双核锁步形成双重保护。

电源设计（Power Supply & LDO/Charge Pump） — 现代 LDO 和老式 LDO 的核心差异是什么？

• 已学习

老式 PMOS LDO 需要输出电容 ESR 提供相位补偿零点（$f_{zero}$ = 1/(2π·ESR·$C_{out}$)），典型稳定 ESR 范围 0.2~2 Ω。陶瓷电容 ESR 太低（< 10 mΩ）会让零点超过交越频率 → 相位不够 → 振荡。早期数据手册会画出'稳定 ESR 范围'图。现代 LDO（如 LT3080、ADM7xxx、TLV7xx）用不同的内部补偿（Miller 补偿产生主极点），不再依赖外部 ESR，可直接用陶瓷电容。数据手册会标注 'stable with ceramic output capacitors' 或 'no minimum ESR required'。工程建议：新设计一定用无 ESR 约束的现代 LDO。

功能安全（Functional Safety） — 功能安全和传统可靠性的根本区别是什么？

• 已学习

可靠性看'多久会失效'（MTBF），功能安全看'失效时会不会伤人'。反直觉的例子：系统 A 的 MTBF = 100 万小时（极其可靠），但某失效模式会输出错误刹车指令；系统 B 的 MTBF = 1 万小时（差 100×），但任何失效都安全停机。从可靠性看 A 完胜，从功能安全看 B 完胜——因为 A 失效会造成事故，B 不会。功能安全管理的是'失效 → 危害'的风险路径，不是失效频率本身。所以不能只看 MTBF，要分析失效模式和失效后果。