每日复习 — 2026-04-27

1. FWD 的 E_rr 占三相逆变器损耗多少？为什么是 SiC SBD 替换的动机？

• 已学习

来自 IGBT 技术

FWD 反向恢复损耗 E_rr 占三相 IGBT 逆变器总损耗约 15%。分布：IGBT 导通 ~40%，IGBT 开关 ~35%，FWD 导通 ~10%，FWD E_rr 15%。硬换流时对侧 IGBT 开通瞬间，FWD 的反向恢复电流流过 IGBT 产生额外损耗。SiC SBD 的 Q_rr ≈ 0，用 SiC SBD 替换 Si FRD 可直接省 1015% 总损耗——不换 IGBT 就能大幅降损耗。Infineon CoolSiC Hybrid（Si IGBT + SiC SBD FWD）就是这个概念的典型产品。

2. FPGA 在 FOC 电机控制中的价值是什么？

• 已学习

来自 FPGA 与数字设计

PMSM 的 FOC 计算链：ADC 采样 → Clarke 变换 → Park 变换 → PI 电流环 → 逆 Park → SVPWM → PWM 输出。MCU 顺序执行这条链约 10 μs（在 200 MHz 上）。FPGA 把所有变换并行执行 + 10 级流水线 → 延迟 100 ns。延迟减小 100×！结果：允许更高的电流环带宽 → 更快的动态响应 → 电机控制更精准。缺点：FPGA 成本比 MCU 高 35×，开发复杂度（HDL + STA + 调试）。甜蜜点：高性能伺服驱动、军用电机、大功率变频器（> 100 kW），对响应速度要求超出 MCU 能力上限的场合。常规电机控制 MCU 够用，FPGA 是性能上限的备选。

3. LUT 是怎么实现任意布尔函数的？

• 已学习

来自 FPGA 与数字设计

LUT（查找表）本质上是一个 SRAM。4 输入 LUT = 一个 16 位的 SRAM（2^4 = 16 种输入组合），每种输入组合作为地址选中 SRAM 的一个位，输出 = 该位的值。由于 SRAM 的每一位独立可编程（存 0 或 1），4 输入 LUT 可以实现 2^16 = 65536 种不同的布尔函数——任何 4 输入组合逻辑都能用一个 LUT 实现。综合工具做的事：枚举所有输入组合，对每种组合计算输出，把结果写入 SRAM。'综合' = 把 HDL 描述的逻辑烧进 LUT 的 SRAM。现代 FPGA 常用 6 输入 LUT 或可分区结构（ALM），更灵活。大于 4 输入的函数用多个 LUT 级联 + MUX 实现。

运算放大器与模拟设计 — 虚短和虚地是怎么来的？

• 已学习

由理想运放假设（开环增益 A_ol → ∞、输入阻抗 → ∞、输出阻抗 → 0）加上负反馈推出。虚短：若 V+ ≠ V−，差分电压会被无穷大 A_ol 放大 → 输出饱和 → 反馈改变 V− → 直到 V+ ≈ V−。负反馈永远把两个输入端拽到一起。虚地：反相放大器的特例——同相端接地，则 V− = V+ = 0。反相端看起来接地但没有真正的地路径，只是被反馈钳位到 0V。工程价值：承认虚短 + 虚地后，可以用 KVL/KCL 直接求电路的所有节点电压，不需要运放内部结构。这比记公式根本得多——掌握这两个原则可以推导任意反馈拓扑的闭环增益。

保护器件（TVS / ESD / 过压保护） — TVS 选型的核心铁律是什么？为什么大多数人会错？

• 已学习

核心铁律：V_c ≤ V_max,device（钳位后的电压必须小于被保护器件的绝对最大耐压），而不是 V_RWM ≥ V_cc（工作电压）。V_c 通常比 V_BR 高 30~70%，因为 I_PP × R_dyn 的压降不容忽视（R_dyn 0.11 Ω，I_PP 可达几十 A）。最常见的选型错误：只看 V_RWM，忽略 V_c。例如保护 MCU GPIO（5.5V 耐压），选 V_RWM = 5V 的 TVS → V_BR = 5.5V、V_c = 9.5V @ I_PP = 10A → GPIO 承受 9.5V > 5.5V → 损坏。正确顺序：先看被保护器件 V_max → 找 V_c ≤ V_max 的 TVS → 再验证 V_RWM ≥ 工作电压 → 检查能量 P_PP → 检查 C_j（信号线必查）。