每日复习 — 2026-04-19

1. SPICE 不收敛时怎么调试？

• 已学习

来自 电路仿真工具（Circuit Simulation）

常见错误：'timestep too small'、'iteration limit reached'、'singular matrix'。调试手段：(1) 放宽收敛参数 .options RELTOL=0.01（默认 0.001）、ABSTOL=1u、VNTOL=0.1m，放宽 10× 可解决大部分收敛问题，代价精度略降；(2) 加阻尼——在高 Q 回路加小电阻（1 mΩ ~ 1 Ω）模拟实际寄生；(3) 改变积分方法 .options METHOD=GEAR（默认 TRAP），Gear 法对高 Q 回路更稳定但有数值阻尼；(4) 设置初始条件 .ic V(node)=5 避开启动困难；(5) 用'软启动'源 $V_{in}$ in 0 PULSE(0 12 0 1u) 代替阶跃源，让电压在 1 μs 内从 0 升到 12V。大部分收敛问题是阶跃启动或高 Q 振荡，软启动 + 放宽 RELTOL 通常够用。

2. 特斯拉 Model 3 的区域架构如何实现 15× 线束减少？

• 已学习

来自 汽车电子（Automotive Electronics）

传统分布式：100+ ECU 直连，线束 ~1500m / 45 kg。Model 3 区域架构：3 个区域节点（前左/前右/后）+ 中央计算机，每个区域节点负责附近传感器/执行器的电力和通信，线束 100m / 8 kg。节省约 37 kg 重量（每 100 kg → 续航 −5 km，直接提升续航约 2%）。真正的驱动力不是减重，是软件复杂度管理——现代汽车软件规模 100500 MLOC，无法靠几十个独立 ECU 管理，必须集中算力。OTA 升级也从'每个 ECU 单独刷'变成'整车统一推送'。这是所有 OEM 都在推动架构演进的根本原因。

3. Type II 和 Type III 补偿器分别用在哪里？

• 已学习

来自 电源设计（Power Supply & LDO/Charge Pump）

Type II：一极一零点，最大 +90° 相位提升。用于 PCM Buck（峰值电流模式），因为内环电流反馈把 LC 双极点变成单极点（−20 dB/dec，−90° 相位），只需 +90° 提升足够。Type III：两极两零点，最大 +180° 相位提升。用于电压模式 Buck（功率级有 LC 双极点，相位在 ω_0 处骤降 180°，Type II 的 90° 不够）。选择原则：先选控制模式（PCM 还是电压模式），再选补偿器类型（PCM → Type II；电压模式 → Type III）。目标：交越频率 $f_c$ ≈ $f_{sw}$/5~$f_{sw}$/10，相位裕度 PM ≥ 45°（推荐 60°），增益裕度 GM ≥ 6 dB。现代设计工具（TI Webench、ADI LTPowerCAD、SIMPLIS）自动生成补偿网络，手工设计已过时。

功能安全（Functional Safety） — ASIL 等级是怎么从 S×E×C 矩阵确定的？

• 已学习

ASIL（Automotive Safety Integrity Level）由严重度 × 暴露频率 × 可控性 三维查表得到（不是相乘）。S：S1 轻伤 / S2 重伤 / S3 致命。E：E1 极少 / E2 低 / E3 中 / E4 高。C：C1 通常可控 / C2 通常可控但困难 / C3 难控。例如 EPS 失效分析：高速公路 EPS 突然失效 → S=S3（可能致命）× E=E4（高速公路常用）× C=C3（瞬间失去转向难控）→ ASIL D。ASIL D 要求：双核锁步 MCU、SPFM ≥ 99%、LFM ≥ 90%、PMHF < 10 FIT、独立第三方评估、完整 V 模型开发。

FPGA 与数字设计 — FPGA 不是 CPU，差异在哪？

• 已学习

CPU 是固定硬件（ALU、寄存器）执行指令序列，顺序处理，软件决定行为，适合复杂算法和通用任务。FPGA 是可编程硬件阵列（LUT、FF、DSP、BRAM），直接实现电路，天然并行，硬件决定行为，适合并行、实时、低延迟。一个 FPGA 可以同时做 1000 件事（1000 个 PWM 通道、1000 个 FIR 滤波器），CPU 只能顺序做 1000 件事，速度差距可能是 1000 倍。但代价是：FPGA 资源有限（LUT 和 FF 数量固定），每件事都要显式写（没有'for 循环跑一千次'除非展开成 1000 个实例），时序约束严格。甜蜜点：并行、实时、低延迟应用——通信、DSP、电机控制、ADAS 前端。