Daily Review Card — 2026-05-20
本质与导读
由 worker handleSrsCard 自动生成 · 74/80 cards due · view-as-review
今日 SRS 卡 (3)
1. [Box 4] 运算放大器与模拟设计
❓ 问题:为什么 Bessel 滤波器对时域波形保真?
💡 答案 (点击展开)
Bessel 滤波器的特点是线性相位——所有频率分量被延迟相同的时间(恒定群延迟),时域波形形状不变只是整体延后。方波由无穷多正弦分量组成,Butterworth 等滤波器对不同频率延迟不同 → 各分量在时间上错开 → 方波上升沿出现过冲和振铃;Bessel 对所有频率延迟相同 → 方波只是圆滑了一点,没有过冲。选 Bessel 的典型场景:采集方波或脉冲信号、数字通信接收端(保持眼图清晰)、音频瞬态保真。代价:过渡带比 Butterworth 缓慢,陡截止要求下不如 Chebyshev。选择标准:更在乎频域(Butterworth/Chebyshev)还是时域(Bessel)。
- 已复习 (view-as-review 自动 +1,无需勾)
2. [Box 4] ADC 与混合信号设计
❓ 问题:ADC 的三难困境是什么?四大架构如何分配?
💡 答案 (点击展开)
速度 × 精度 × 功耗——任何架构都必须牺牲其中一个。SAR(逐次逼近):中速(0.15 MSPS)、中高精度(1218 bit)、低功耗,适合传感器和多通道低速高精度。Σ-Δ(Sigma-Delta):慢(< 1 MSPS)、极高精度(1624 bit,靠过采样 + 噪声整形绕开电容匹配限制)、中功耗,适合音频、称重、精密仪器。Pipeline(流水线):高速(10500 MSPS)、中精度(1016 bit)、高功耗,适合通信、雷达。Flash(全并行):极快(> 1 GSPS)、低精度(68 bit,需要 2^n 个比较器)、极高功耗,只用于超高速雷达和 RF。没有全面最优的 ADC。
- 已复习 (view-as-review 自动 +1,无需勾)
3. [Box 4] ADC 与混合信号设计
❓ 问题:SAR ADC 前端驱动的关键约束是什么?
💡 答案 (点击展开)
充电时间约束:采样电容 C_sample 必须在 t_ACQ 内充电到 N 位精度。公式:t_ACQ ≥ (N+1) × ln(2) × τ ≈ (N+1) × 0.693 × τ,其中 τ = (R_drive + R_series + R_on,sw) × C_sample。对 16 位精度:t_ACQ ≥ 12 × τ。示例:16 位 1 MSPS SAR,C_sample = 30 pF,采样周期 1 μs,t_ACQ = 600 ns(60%)→ τ_max = 50 ns → (R_drive + R_series + R_on,sw) × 30 pF ≤ 50 ns → R_total ≤ 1667 Ω。扣除 R_on,sw ≈ 50 Ω 后,R_drive + R_series ≤ 1617 Ω。常见错误:R_series 选太大(如 10 kΩ)→ τ = 300 ns → 采样不完整 → ENOB 严重下降。
- 已复习 (view-as-review 自动 +1,无需勾)