SiC MOSFET 驱动回路参数对开关瞬态的影响

电力电子里有三组逻辑上相关、物理上不同的脉冲:控制脉冲 $vctr$(MCU/FPGA 出)、驱动脉冲 $vgs$(驱动 IC 出)、电磁能量脉冲 $vds$ 与 $id$(器件本身的开关行为)。三者之间不是同步的,后两者相对前一个有延迟和畸变两类偏差,理解这两类偏差是设计驱动控制方法的基础。

延迟(开通延迟 $tdon$、关断延迟 $tdoff$)主要影响系统输出的 PWM 占空比精度和死区合理性,可以用闭环 PWM 算法/死区补偿在控制层修掉。畸变才是瞬态控制要解决的问题——它决定器件电应力、开关损耗和 EMI。

电磁能量脉冲相对理想方波的畸变,工程上可观测的有三类:

• 上升 / 下降沿过渡过程,直接由 dv/dt 和 di/dt 表征
• 电流 / 电压尖峰,由 di/dt 引发
• 关断电压振荡 / 开通电流振荡,由回路杂散电感与器件结电容串联谐振产生

虽然现象不同,但根源都收敛到两个数:开通时的 di/dt 和关断时的 dv/dt。这就是为什么所有"主动驱动控制"(active gate drive)文献都把 dv/dt 和 di/dt 当作目标变量,而不是直接调电流电压尖峰本身——尖峰是结果,dv/dt 是因。

电流尖峰来自续流二极管反向恢复(Si Diode)或结电容充电(SiC SBD):

关断电压尖峰来自主回路杂散电感的感应电压:

开通电流振荡周期(LC 谐振于结电容 $Cf$ 与回路电感):

关断电压振荡周期(LC 谐振于 $Cgd+Cds$ 与回路电感):

四个公式合起来说明:振荡频率几乎不可调(由结电容和走线电感决定,板子定型后固定),工程上能动的只有 di/dt 和 dv/dt 的"幅度"。

驱动回路里实际有 5 个参数: $Rg$、 $Lg$、 $Ls$、 $Cgs$、 $Cgd$。但 $Lg$ 增加直接导致驱动电压振荡 → 误动作; $Ls$ 增加降低开关速度且增加损耗——两个寄生电感都是**"越小越好"**的设计目标,不被当作可调控制变量。所以可控的只剩三个:驱动电阻 $Rg$ 和两个栅极外接电容 $Cgs$ / $Cgd$(可视为外接的额外电容,叠加到器件本身的 $Ciss$ / $Crss$ 上)。

工程上常说"减小回路电感"指的就是 $Lg$ 和 $Ls$ 的物理布板:驱动 IC 尽量贴近 SiC 模块栅极、源极开尔文连接、最短回路面积。这些是设计准则不是 trade-off 调节量。

驱动电阻同时出现在开通(给栅极电容充电)和关断(放电)路径上,所以它是双向参数。增大 $Rg$ → 栅极电压上升 / 下降变慢 → 阈值穿越时刻被推后,驱动脉冲对沟道形成的控制变弱 → di/dt 和 dv/dt 都降。

代价是开关时间被拉长,$Eon$ 和 $Eoff$ 都涨——损耗几乎线性追随。这是最经典也最无悬念的 trade-off。

外接 $Cgs$ 增大栅源电容,在开通过程中相当于给栅极充电增加了储能——电压上升变慢,阈值附近 $VGS$ 攀升慢 → 沟道导通慢 → di/dt 降。但因为它和 Miller 平台后段的 $VGS$ 行为关系小,对 dv/dt 影响小。

效果上类似"半个 $Rg$":只压电流尖峰、不太管电压尖峰。损耗代价比纯加 $Rg$ 略小,因为它不影响 Miller 平台后期 $VGS$ 的高电压段(关断阶段同理,关断的 dv/dt 不被它显著影响)。

外接 $Cgd$ 直接增强 Miller 反馈(米勒电容把 $VDS$ 的变化反耦合到栅极),Miller 平台时间被拉长 → dv/dt 显著降。但因为 Miller 平台主要发生在 $VDS$ 已经在变化的阶段,对开通初期的 di/dt 几乎无影响——文献作图 12b 实测电流尖峰与 $Cgd$ 几乎不相关,验证了这一点。

代价比 $Cgs$ 更"贵":增大 $Cgd$ 直接增加 Miller 充放电能量,关断损耗 $Eoff$ 涨得快;且开通时还容易触发桥臂上管误开通(下管 $VDS$ 的高 dv/dt 通过 $Cgd$ 把上管 $VGS$ 抬过阈值)——加 $Cgd$ 一定要配合上管负压关断或主动 Miller 钳位。

上面的 trade-off 是定性的;ST AN4671 在 SCT30N120(1200V SiC)上给了可引用的实测百分比(VDD=800V, ID=20A, 25°C),把它钉成数字:

• $Rg$ 1→10Ω 使 Eon 下降约 40%——减 $Rg$ 抢损耗的杠杆可量化。
• 负偏 0→−5V 使 Eoff 下降 35%~40%(任意 $Rg$)——负压加速 charge extraction,降关断损耗。
• $Rg$=1Ω 时 VDS overshoot 仅增 +50V、电压裕度仍 ≥20%,且 $Rg$=1Ω 消除 Cgs-Cgd Miller 平台——说明对这颗低寄生器件,低 $Rg$ 的瓶颈是 di/dt/EMI 而非过压,可以激进取小 $Rg$ 抢损耗。这反转了 IGBT 时代"$Rg$ 由过压定"的直觉。