SiC MOSFET 驱动回路参数对开关瞬态的影响

三组脉冲是:控制脉冲 $vctr$(MCU/FPGA 出)、驱动脉冲 $vgs$(驱动 IC 出)、电磁能量脉冲 $vds$ 与 $id$(器件本身的开关行为)。后两者相对前一个有两类偏差——延迟和畸变。

延迟(开通延迟 $tdon$、关断延迟 $tdoff$)只影响 PWM 占空比精度和死区合理性,可在控制层用死区补偿修掉,不是瞬态控制的战场。畸变才是瞬态控制要解决的:它决定器件电应力、开关损耗和 EMI,一旦设计错就是硬件炸机或量产早失效。

电磁能量脉冲相对理想方波的畸变,工程上可观测的有三类,但根源只有两个。

• 上升 / 下降沿过渡过程,直接由 dv/dt 和 di/dt 表征
• 电流 / 电压尖峰,由 di/dt 在杂散电感上感应产生
• 关断电压振荡 / 开通电流振荡,由回路杂散电感与结电容串联谐振产生

三类现象各不相同,但都归到开通时的 di/dt 和关断时的 dv/dt。这就是为什么所有 active gate drive 文献都把 di/dt 和 dv/dt 当目标变量,而不去直接调尖峰本身——尖峰是果,dv/dt 是因。

把上面三类畸变写成可计算的闭式,得到下面四条式子(清华王旭东等 2017,§2 三脉冲分析)。它们共同框定了"哪些量能调、哪些量板子定型后就锁死"。

① 电流尖峰(开通时,续流二极管反向恢复或结电容放电注入):

对 SiC SBD($Qrr\approx 0$)退化为 $Ipeak=IL$;对 SiC 体二极管 $Qrr$ 不为零(SCT3080AL datasheet 实测 53 nC),尖峰随 di/dt 上升。

② 关断电压尖峰(关断时,主回路杂散电感感应):

$Lloop$ 是换流回路总杂散电感(PCB 布线 + 模块键合线)。降过压的唯一物理手段是降 di/dt(增大 $Rgoff$)或降 $Lloop$(优化布局)——两条路,选一条或都上。

③ 开通电流振荡频率($Lp$、$Ls$ 与结电容 $Cf$ 谐振):

④ 关断电压振荡频率($Lp$、$Ls$ 与 $Cgd+Cds$ 谐振):

关键结论:振荡频率几乎不可调(由结电容和走线电感决定,板子定型后固定);工程上能动的只有振荡幅度,靠 di/dt 和 dv/dt 的高低来压。四条式子一起说明:参数设计的自由度全在"幅度"这一维,频率是给定条件。

驱动回路里实际有 5 个参数:$Rg$、$Lg$(栅极引线电感)、$Ls$(源极共享电感)、$Cgs$(外接)、$Cgd$(外接)。但两个寄生电感不是 trade-off 量。

• $Lg$ 增加 → 驱动电压振荡 → 误动作:越小越好,不参与权衡
• $Ls$ 增加 → 降开关速度 + 增损耗:越小越好,是布局目标

所以可控变量只剩三个:$Rg$、外接 $Cgs$、外接 $Cgd$。工程上常说的"减小回路电感"指的就是 $Lg$/$Ls$ 的物理布板(驱动 IC 贴栅、Kelvin 源极引脚、最短回路面积),那是设计准则不是调节旋钮。

还有一条你减不掉的电阻:SCT3080AL 封装内部有 $Rgint=13\Omega$(datasheet Rev.006,$f=1\mathrm{MHz}$ open drain)。它与外接 $Rgext$、驱动 IC 输出电阻 $Rdrv$ 串联,共同决定实际充放电速率:$Rgtot=Rgext+Rgint+Rdrv$。这 13Ω 对本颗器件是硬地板——它给 dv/dt 设了上限、也给后面 AMC(有源 Miller 箝位)的抑制能力设了下限,是多数教材推导里被漏掉、量产里却咬人的一项。

驱动电阻同时出现在开通(充栅容)和关断(放栅容)路径上,是双向旋钮。开通时,电流上升段栅极电流几乎全部灌进 $Ciss$,栅压斜率:

关断时,Miller 平台段栅极电流全部抽走 $Cgd$ 的电荷,决定电压下降斜率:

其中 $Vgp=Vth+IL/gfs$ 是 Miller 平台电压。增大 $Rg$ → 充放电变慢 → di/dt 和 dv/dt 都降 → 过压和 EMI 都降 → 开关损耗几乎线性上涨。这是最经典也最无悬念的 trade-off。

外接 $Cgs$ 增大等效 $Ciss$,减慢开通电流上升段:

因为 $Cgs$ 不参与 Miller 反馈(Miller 平台发生在 $VDS$ 已在变化的后段),对 dv/dt 影响小。效果类似"半个 $Rg$":只压电流尖峰,损耗代价比纯加 $Rg$ 小。它还有一项额外价值——通过增大有效 $Ciss$,压低栅极 LC 回路的特征阻抗:

$Cgsext$ 增大 → $Ciss$ 增大 → $Zgate$ 按 $\sqrt{Ciss}$ 倒数下降 → 同一激励下栅压振荡幅度按同一比例缩小。这是它抑制栅压振荡的物理根因(§4.4 用真数走一遍)。

外接 $Cgd$ 直接增强 Miller 反馈,拉长 Miller 平台 → dv/dt 显著降。但代价比 $Cgs$ 更贵,而且有一条危险副作用。

• 加大 Miller 充放电能量 → $Eoff$ 涨得快(清华文献图 12b 实测:$Cgd$ 对电流尖峰几乎无影响,只作用在电压侧)
• 桥臂里下管关断的高 dv/dt 通过更大的 $Cgd$ 向上管注入更强位移电流 → 串扰(cross-talk / 误开通)加剧

串扰在上管栅极抬起的电压,工程常用的电阻限近似(Infineon CoolSiC AN 的"慢瞬态"极限)为:

所以加外接 $Cgd$ 一定要同时配上管负压关断或有源 Miller 箝位——单加 $Cgd$ 而不管串扰是量产事故的经典来源。

把上面机制汇成一张方向表(清华王旭东等 2017 双脉冲实测的相对趋势),工程选型可直接查。

上面是定性方向;ST AN4671 在 SCT30N120(1200V SiC,$VDC=800\mathrm{V}$,$ID=20\mathrm{A}$,25°C)上给了可引用的实测百分比,把定性框架钉成数字:

• $Rg$ 从 10Ω 减到 1Ω,$Eon$ 下降约 40%(低 Rg→低 Eon,代价是 di/dt/EMI 升)——减 $Rg$ 抢损耗的杠杆可量化。
• 负偏从 0 到 −5V,$Eoff$ 下降 35~40%(任意 $Rg$)——负压加速栅极放电、降关断损耗。
• $Rg=1\Omega$ 时 $VDS$ overshoot 仅增 +50V、裕量仍 ≥20%,且消除了 Miller 平台——说明对这颗低寄生器件,低 $Rg$ 的瓶颈是 di/dt/EMI 而非过压。这反转了 IGBT 时代"$Rg$ 由过压定"的直觉。

下表全部取自 Rohm TSQ50211 Rev.006(13-Nov-2022),这是整套设计的数据地基。

datasheet 只给 $Vth$ 的 min/max 而无 typ,取中值估 $Vthtyp\approx 4\mathrm{V}$ 用于计算工作点,但凡涉及安全裕量的核查一律用 $Vthmin=2.7\mathrm{V}$(最坏)。Miller 平台电压:

取外接 $Rgext=15\Omega$。算总栅阻 $Rgontot=Rgext+Rgint+Rdrv=15+13+1=29\Omega$——注意 13Ω 内部栅阻几乎和外接的一样大,漏掉它会把 di/dt 高估近一倍。

电流上升时间(开通电流上升段,$Ciss$ 主导):

开通 di/dt 与关断电压尖峰:

注意归属:这 440V 的 di/dt 尖峰实际落在对侧续流二极管/关断态对管(反向恢复 snap)上——正在开通的这颗器件 $VDS$ 是往 0 塌陷、不承受它;器件自身的过压核在关断(见 Step 2 的 430V,已合格)。关键洞察:650V 器件跑 400V 母线,过压裕量本就宽绰(250V 净空),$Rgon$ 的真正约束是 EMI/di/dt 和损耗,而不是过压——与 ST AN4671 在低寄生 SiC 上的结论一致。所以这里不为过压把 $Rgon$ 取大,15Ω 是 EMI 与损耗的折中起点;若要抢损耗还能往下走。

取外接 $Rgext=5\Omega$ → $Rgofftot=5+13+1=19\Omega$。先核关断本身的过压,再核它对对管的串扰。

关断电流下降时间与过压(0V 关断):

裕量 220V(34%),关断过压本身没问题。真难点是串扰:半桥里当对管(aggressor)开通,本管(victim,处于关断态)的漏极被抬升,这个 dv/dt 经本管 $Cgd$ 灌入栅极,可能把 $VGS$ 抬过 $Vth$ 造成直通。aggressor 的 dv/dt 由它自己的 $Rgon$ 定,victim 的 $\Delta VGS$ 由它自己的 $Rgoff$ 定——两者解耦,不能像有些推导那样自相约掉。

aggressor 开通 Miller 段的 dv/dt(用 $Rgontot=29\Omega$):

victim 被抬起的栅压(电阻限上界,无 AMC,$Rgofftot=19\Omega$):

用电容分压上限交叉核:$\Delta VGS\le \frac{Cgd}{Cgd+Cgs}VDC=\frac{19}{571}\times 400\approx 13.3\mathrm{V}$。电阻限 6.5V 小于此上限、是较紧的估计,取 ≈ 6.5V。问题:0V 关断时峰值 $=0+6.5=6.5\mathrm{V}\gg Vthmin=2.7\mathrm{V}$ → 直通风险。

逐个试解决方案,才看得清 SiC 串扰为什么难:

• 单加负压:$VGSoff=-3\mathrm{V}$(守 $VGSSmin=-4\mathrm{V}$),峰值 $=-3+6.5=3.5\mathrm{V}>2.7\mathrm{V}$ → 仍不安全。
• 单加 AMC:AMC 在栅极就近箝位,但箝不到内部栅阻里面——等效 $Rgoff$ 最低只能到 $Rgint=13\Omega$。此时 $\Delta VGS=19\mathrm{pF}\times 18kV/\mu \mathrm{s}\times 13\approx 4.5\mathrm{V}>2.7\mathrm{V}$ → 仍不安全。这正是 §2.1 那 13Ω 地板咬人的地方:分立 SiC 的 AMC 抑制有下限。
• AMC + 负压(推荐):$VGSoff=-3\mathrm{V}$ + AMC,峰值 $=-3+4.5=1.5\mathrm{V}<2.7\mathrm{V}$ → 安全。
• 再叠加限 aggressor dv/dt:把对管 $Rgext,on$ 取大到 20Ω($Rgontot=34\Omega$)可把 dv/dt 压到 ≈ 15.5 kV/μs、$\Delta VGS$ 再降,代价是 aggressor 开关损耗上升——这就是"降串扰 vs 抢损耗"的直接对撞。

结论:这颗分立 SCT3080AL 在 400V 硬开关半桥里,串扰不是单招能治的,必须负压(−3V,守住 −4V 极限)+ AMC + 适度限 aggressor dv/dt 三层叠加。这与教材"SiC 加个 AMC 就行"的简化说法相悖,根因就是那 13Ω 内部栅阻。

栅环里 $Ls$ 与 $Ciss$ 构成 LC 谐振,被开关瞬态的高 di/dt 激励出栅压振铃。先算固有谐振与特征阻抗(阻抗决定振幅)。

加外接 $Cgsext=10\mathrm{nF}$(Zhang 2020 黄金值)后,$Cisstot=571+10000=10571\mathrm{pF}$:

振荡幅度正比于特征阻抗,降低因子 $=Z0/Znew=\sqrt{Cisstot/Ciss}=\sqrt{10571/571}\approx 4.3\times$(频率同比降 4.3×)。原本 ±8V 量级的振铃降到约 ±1.9V,正向已低于 $Vthmin=2.7\mathrm{V}$、负向也远离 −4V。Zhang 2020 在 Cree CAS300M12BM2(1200V/300A,内 $Cgs\approx 19\mathrm{nF}$)实测:10nF 把正向尖峰 1.8V 压到 0.4V、负向 undershoot 从 −10V 压到 −3.7V,损耗几乎不增(+0.1 mJ)——与本模型的 ​ 比缩减一致(器件不同,因子略异)。

布局是这一步的隐藏门槛:$Cgsext$ 必须紧贴器件栅-源引脚,引线 < 5 mm。远了,串联引线电感自己和 $Cgsext$ 形成新谐振点,不但不压振荡反而加剧。再配驱动 IC 输出端 1~10 μF 电解 + 100 nF 陶瓷去耦,切断振荡能量向供电路径传导。

用 datasheet 的 $Eon$/$Eoff$ 缩放,比 $\frac{1}{2}VItcross$ 的粗算准得多。先算导通损耗,再算开关损耗。半桥每管导通约半周期,$Irms=IL\sqrt{D}=15\sqrt{0.5}\approx 10.6\mathrm{A}$。

导通用热态 $RDSon=115\mathrm{m\Omega }$(datasheet typ @150°C,较 25°C 的 80mΩ 高 44%——热态才是真工况)。开关损耗从 datasheet 基准 $Eon+Eoff=56\mu \mathrm{J}$($VDS=300\mathrm{V}$,$ID=10\mathrm{A}$,$Rgext=0$)线性缩放到工作点:$56\mu \mathrm{J}\times \frac{400}{300}\times \frac{15}{10}\approx 112\mu \mathrm{J}$,再为实际 $Rgext=15\Omega$(总栅阻约翻倍)加约 10% 修正得 ≈ 124 μJ,故 $Psw\approx 124\mu \mathrm{J}\times 100\mathrm{kHz}\approx 12.4\mathrm{W}$。

结温(散热器 $RthCA=2.4K/W$ 典型风冷,$Ta=40$°C):

上式结果单位为 °C。OK(< 150°C 设计目标,离 175°C 器件极限有大余量)。但注意:100kHz 下开关损耗已与导通损耗相当——继续升频,热预算迅速收紧,须配低 $Rg$ + AMC 才压得住。