Layout

驱动与保护L3别名栅极驱动基础 · SEMIKRON gate driver basics · driver core 与 plug-and-play · 隔离驱动 topology · gate resistor sizing · DESAT protection · VCE monitoring · soft turn-off · Active Miller Clamp · 驱动 PCB 布板 · 更新 2026-07-08

本质与导读

本质栅驱的工程本质是在 primary(LV)与 secondary(HV)间架起隔离屏障并把故障在 μs 级就地截断,栅极回路里 stray inductance 与 Cies 构成的 LC 谐振决定了一切——drive voltage、Rg 取值与 layout 全是围绕它在损耗、EMC、误开通免疫与短路时序间取舍。

主线坐标:第 5 站 · 逆变器(栅驱 + 功率模块) · ↑ 全景主线

1. Driver 三种集成形式

1.1 Driver IC

最小集成度,单芯片含逻辑 + 隔离 + 部分功率级:

适用 < 10kW 应用(消费电源 / 小工业)
隔离用 opto / capacitive / magnetic
例:Infineon EiceDRIVER / TI UCC2152x

1.2 Driver Core

中等集成度,完整 driver IC 功能 + 大型 opto / 脉冲变压器隔离:

适用 10-500kW(中工业 / EV 主驱)
隔离 4kVAC rms +
大尺寸 PCB 上,可调 Rg / DESAT 阈值
例:SEMIKRON SKYPER 12 PV / SKYPER 42

1.3 Plug-and-play

针对特定模块完整解决方案,直接焊 / 插到 IGBT 模块上:

含 Rg + 配置组件
简化客户设计,但灵活性低
例:SEMIKRON SKYPER 12 PV(配 SEMiX3p)

2. Topology — Primary vs Secondary

driver 必有清晰隔离屏障(transformer / opto / digital isolator),将 LV 控制和 HV 功率分开。

栅驱 IC 功能框图 — 输入侧(UVLO/死区)→ 隔离势垒 → 输出驱动级(源/灌电流/Vcc2-Vee2/Miller clamp)→ 栅极,旁挂 DESAT/OCP/soft turn-off 保护

2.1 Primary side(LV / 信号侧)

这一节先给出“Primary side(LV / 信号侧)”需要同时考虑的几个判断点，后面的条目按工程优先级展开。

Signal Processing:short pulse suppression / interlock / dead time
DC/DC converter control:为 secondary 供电
Power-on reset:启动时序

2.2 Secondary side(HV / 功率侧)

这一节先给出“Secondary side(HV / 功率侧)”需要同时考虑的几个判断点，后面的条目按工程优先级展开。

Gate Drive:输出栅极驱动
Soft Turn-off:软关断(短路时降速防过压)
Power Supply:正负电压源(典型 +15V / -5V)
Undervoltage Protection:UVLO,电源不足时不开 IGBT
VCE monitoring:DESAT 保护——监 VCE,饱和后过 5us 仍高电压 = 短路 → 软关断
Error Processing:故障状态向 primary 报告

关键设计:fast-acting 保护(DSCP / DESAT)必须在 secondary 直接处理——等 fault 信号经隔离传回 primary 再决策已经太晚(几 us 延迟)。

3. Drive Voltage 选取

3.1 三类器件推荐值

这一节先把“三类器件推荐值”的判断维度收拢到同一视图里，后面的表格用于横向比较各选项的边界。

器件	VGG(on)	VGG(off)	备注
Si IGBT(大电流)	+15V	-5V…-15V	-5V 防 spurious turn-on
Si IGBT 7(新代)	+15V	0V	Cge 大,0V 已够
Si MOSFET	+10V…+15V	0V	简单
SiC MOSFET	+15V…+20V	-3V…-5V	评估中,各家不同(详见 SiC 栅压振荡)

3.2 选取的 5 个折衷因子

这一节先给出“选取的 5 个折衷因子”需要同时考虑的几个判断点，后面的条目按工程优先级展开。

Cost / 复杂度:bipolar(双极性 ±)vs unipolar(单极性) supply
Switching speed:更高 VGG(on) → 沟道更通 → 损耗低
Spurious turn-on 免疫:更负 VGG(off) → Vgs 离 Vth 远 → 抗 dv/dt 反耦合
Conduction losses:VGG(on) ↑ → RDS(on) ↓
栅极氧化层保护:VGG 不能超 V_GES_max(典型 ±20V)

实务:off-the-shelf driver 给的 VGG 是固定的,客户主要在 datasheet Qg / Rg 计算时用这个数。

4. Driver Output Capability

4.1 输出峰值电流

驱动 IC 必须能在 Miller 平台期间提供足够 IG_pk:

I G (p k) = \frac{V GG ( o n ) - V GG ( o f f )}{R G ( t o t a l )}

例:VGG = +15/-5V,R_G_total = 5Ω → IG(pk) = 4A。

4.2 RMS 电流(平均功耗)

驱动 IC 平均功耗:

P d r v_a v g = (V GG (o n) - V GG (o f f)) \cdot Q g \cdot f s w

例:Qg = 600nC,fsw = 20kHz → 0.24W(选 0.5W+ rated driver IC)

4.3 栅极电阻功耗

每个 RG 的平均功耗(三角波近似,单次开关事件):

P R G a v g = I Gp k^{2} \cdot R G \cdot \frac{tp \cdot f s w}{3}, tp \approx \frac{2 Q g}{I Gp k}

例(RGon = 3Ω、VGE_swing = 20V、Qg = 600nC、fsw = 20kHz):IGpkon = 20/3 = 6.67A,tp_on ≈ 180ns → PRGon_avg = 6.67² × 3 × 180ns × 20kHz / 3 ≈ 0.16W。

单峰功耗也要看(瞬时,持续时间 ≈ tp):

P R Gp k = I Gp k^{2} \cdot R G

工程实务:栅极电阻用 MELF 类型(Metal Electrode Leadless Face)抗高峰值脉冲;多电阻并联——单电阻 fail open 不会让 IGBT 卡 ON。

5. Rg 选取边界

5.1 最小 Rg(防 LC 谐振)

栅极回路 stray inductance L_G_total 与 Cies 形成 LC,Rg 太小 → 振荡:

R G (min) \geq 2 \cdot \frac{L G _ t o t a l}{C i es}

例:LG = 50nH,Cies = 50nF → RG(min) ≥ 2·√(1) = 2Ω

5.2 最大 Rg(防短路保护时序超限)

RG 太大 → 关断时间长 → DESAT 检测 + soft turn-off 时序拖到 Tj 过限。

工程经验:RG ≤ Vdrv·t_off_target / Qg,t_off_target 由系统 FTTI 决定。

5.3 Turn-on 与 Turn-off 分开

RGon ≠ RGoff:

RGon 影响 IGBT turn-on energy + 二极管反向恢复 IRRM
RGoff 只影响 IGBT turn-off energy

典型 RGon = 3Ω,RGoff = 5Ω(turn-off 慢一些防过压)。

6. Layout — 9 条 driver 连接 checklist

6.1 Controller ↔ Driver(LV 一侧)

这一节先给出“Controller ↔ Driver(LV 一侧)”需要同时考虑的几个判断点，后面的条目按工程优先级展开。

走线尽可能短,signal 与 return 之间避免大环路
电缆 < 3 米,用双绞线
信号地与 power supply 地分开,单点连接(避免 loop)
信号线与 power 线最少 30cm 距离,只能垂直交叉
噪音环境用屏蔽线 / 光纤
signal 与 power supply 间加 1nF 电容做 DM 抑制
不用 open-collector 输出栅极信号

6.2 Driver ↔ Module(HV 一侧)

这一节先给出“Driver ↔ Module(HV 一侧)”需要同时考虑的几个判断点，后面的条目按工程优先级展开。

driver 必须紧贴模块,栅极 / 发射极走线双绞线
gate / emitter wiring 与 VCE-monitoring 分开,不能并行;TOP / BOT 各相栅极走线不绑一起

6.3 关键:Auxiliary Emitter

模块的 power emitter 与 auxiliary emitter 必须分开。driver 的 ground 接 auxiliary emitter,不接 power emitter——否则 power emitter 上的 LE·di/dt 反向耦合到栅极,turn-on 时 VGE 被压低、turn-off 时被抬高。

7. 二极管反向恢复对 RGon 的限制

RGon 不能任意小——RGon 越小 → IGBT turn-on di/dt 越大 → 续流二极管 IRRM 越大 → 反向恢复损耗 + 过压尖峰。

RGon ≥ datasheet 标定的最小推荐值(典型 1-3Ω)。

详见续流二极管反向恢复电压尖峰机理。

8. 完整 driver block 实例

这一节先把“完整 driver block 实例”对应的对象关系说清，后面的结构块用于快速定位各部分之间的连接。

完整 driver block 拓扑 — 一次侧（Controller PWM / Signal Processing / Logic ASIC / DC-DC / Power-on reset）经隔离屏障（Pulse Transformer / Optocoupler / Digital Isolator）到二次侧自治保护（Gate Drive / Soft Turn-off / 隔离供电 / UVLO / DESAT / Error Processing），故障经隔离回送一次侧

9. Worked Design — IGBT 半桥 Rg 链路 + DESAT blanking 全推导

这一节用一个具体的 EV 辅驱半桥场景把前几节原理串成端到端的设计检查链——从 Rg_min 约束、驱动器功耗、栅极电阻热选型,到 DESAT blanking time 与短路保护时序余量。

系统边界:VDC = 600V、IL = 50A 三相逆变器单相臂,IGBT(600V/100A 级);驱动器供电 VGE(on)/VGE(off) = +15V/−5V(标准双极性);VGE_swing = 20V;fsw = 20kHz。

模块参数(同 §5.1 示例):Cies = 50nF、Qg = 600nC、栅极回路寄生电感 L_stray = 50nH。

9.1 Step 1 — RG(min):防 LC 振荡

栅极回路 L_stray 与 Cies 形成 LC 谐振电路,RG 必须满足临界阻尼条件 RG ≥ 2√(L/C) 才不振荡:

R G (min) = 2 \cdot \frac{L _ s t r a y}{C i es} = 2 \cdot \frac{50 nH}{50 nF} = 2 \times 1 Ω = 2 Ω

取 RGon = 3Ω、RGoff = 5Ω,二者均 > RG(min) = 2Ω,不振荡。

9.2 Step 2 — 峰值驱动电流

驱动器在 Miller 平台期需持续提供足够的 gate current,峰值由欧姆定律决定:

I Gp k o n = \frac{V GE _ s w in g}{R G o n} = \frac{20 V}{3 Ω} = 6.67 A, I Gp k o f f = \frac{20 V}{5 Ω} = 4 A

9.3 Step 3 — 驱动器 IC 平均功耗

驱动器 IC 每次开关要对 Qg 充放电,平均功耗与 fsw 线性正比:

P d r v = V GE_s w in g \times Q g \times f s w = 20 V \times 600 nC \times 20 kHz = 0.24 W

选 ≥ 0.5W 额定驱动器。

9.4 Step 4 — 栅极电阻热选型

开通侧( $tp_o n \approx 2 \times 600 nC /6.67 A \approx 180 ns$ ):

P R G o n = I Gp k o n^{2} \cdot R G o n \cdot \frac{tp _ o n \cdot f s w}{3} = (6.67)^{2} \times 3 \times \frac{180 ns \times 20 kHz}{3} \approx 0.16 W

关断侧( $tp_o f f \approx 2 \times 600 nC /4 A = 300 ns$ ):

P R G o f f = I Gp k o f f^{2} \cdot R G o f f \cdot \frac{tp _ o f f \cdot f s w}{3} = 4^{2} \times 5 \times \frac{300 ns \times 20 kHz}{3} = 0.16 W

总计 ≈ 0.32W/臂 → 选 0.5W MELF 电阻。瞬时峰值 PRGpk_on = 6.67² × 3 ≈ 133W(持续 180ns,单次能量 ≈ 8μJ,MELF 无压力)。

9.5 Step 5 — DESAT blanking time 与短路时序窗口

IGBT turn-on 后 VCE tail current 需 2-4μs 才沉降,故 blanking 远大于 SiC 场景(SiC 典型 ≈ 816ns)。

选 CDESAT = 220pF、驱动器内部充电电流 Ichg = 500μA、阈值 VDESATth = 7V、负电源 VEE2 = −5V:

t b l k = \frac{C D E S A T \times ( V D E S A T t h - V E E 2 )}{I c h g} = \frac{220 pF \times 12 V}{500 μ A} = 5.28 μ s

IGBT 典型短路耐受时间 SCWT = 10μs,检测余量 = 10 − 5.28 = 4.72μs ✓。

10. Gotcha — 7 类高频设计陷阱

这一节列出 SEMIKRON AN 21-002 与工程实践中反复出现的 7 类失败模式——每一条都直指物理根因,而非对 checklist 的机械复述。

G1 — driver ground 误接 power emitter(最高频):driver 地接到 module power emitter 而非 auxiliary emitter → 功率 emitter 上 LE·di/dt(开通时反向注入)直接叠加到 VGE → 开通瞬间栅压被压低、关断瞬间被抬高 → 开关时序失真 + 损耗增大。修正:driver 负端严格接 auxiliary emitter 引脚(见 §6.3)。

G2 — RG_ext 低于 RG(min):VGE 振荡幅值超出 VGES_max = ±20V → 栅极氧化层每次都经历过压 → 阈值电压漂移或早期击穿。单次不一定击穿,但累积退化不可逆。修正:先算 RG(min) = 2√(L_G/Cies),留足余量后再选 RGon/RGoff。

G3 — RGon = RGoff 合并成单一值:turn-on 用小阻 → di/dt 大 → 续流二极管 IRRM 高 → 总线过压尖峰;若同一小阻用于 turn-off → VCE 尖峰也超限。修正:RGon ≠ RGoff,用双二极管反向并联分流或驱动 IC 双 pin(见 §5.3)。

G4 — 把 SiC 用的 CDESAT(pF 级)直接用在 IGBT 上:SiC blanking 典型 ≈ 816ns(CDESAT = 47pF 级),IGBT 需 5-7μs(CDESAT = 200-300pF 级),直接套用导致 IGBT turn-on tail current 未沉降即误触 DESAT → 非必要软关断 + 频繁 fault。修正:IGBT 换用 200-300pF CDESAT,按 §9.5 公式核算 blanking ≥ 2× tail current 时间。

G5 — UVLO 电平设过低:VCC2 欠压时驱动器仍能输出部分栅压 → IGBT 进入主动区工作 → VCE_sat 飙升 → Tj 失控 → 热崩溃。修正:UVLO 阈值 > VGE_th + 裕量,确保欠压时直接封锁而非低栅压半导通。

G6 — 信号线与 HV 电源线并行走线不分离:共模/差模噪声耦合 → PWM 信号宽度畸变 → 误触发死区 → 直通短路风险。修正:信号与电源线至少 30cm 距离或仅垂直交叉,噪声环境用屏蔽线/光纤(见 §6.1)。

G7 — 单只金属膜 RG_ext(非 MELF、非并联):fail-open 后栅极无法关断 → IGBT 卡 ON → 单管过流炸管。修正:MELF 或 1206 SMD + 2-3 只并联,任意一只断路不影响关断路径。

11. Corner — 3 个工况极端场景

这一节把最容易在 corner test 中暴露的 3 个设计盲区说清——每一条都关系到产品在极端条件下的可靠性边界。

C1 — 低温(−40°C):Vth 下降 → UVLO 保护余量压缩:低温下 IGBT Vth 下降约 5-15%。若 UVLO 阈值设得过低(与 Vth 仅差 1-2V),VCC2 欠压时 IGBT 仍可能进入线性区工作,导致 Tj 上升。同时 Qg 在低温下略有变化,需重验 §9.3/§9.4 热计算。建议 UVLO 阈值比最高 Vth(25°C 值)高出 3-5V,覆盖 ±40°C 温度范围内的 Vth 漂移。

C2 — 多管并联:各 die 的 L_stray 不等长:PCB trace 长度差异导致不同管的 L_G 各不相同,最大 L_G 决定系统 RG(min)。若 RG_ext 按最小 L_G 设计,L_G 最大那颗管在开通时会振荡。修正:以最大 L_G 为基础计算 RG(min),或每管设独立 RG_ext。

C3 — 高频(fsw > 50kHz):驱动功耗线性翻倍:Pdrv = VGE_swing × Qg × fsw 随 fsw 线性增大——fsw 从 20kHz 升至 100kHz 时 Pdrv 翻 5 倍(从 0.24W 升至 1.2W/per-switch)。驱动 IC 额定功耗、PCB 热阻和 DESAT 响应时间均需重新核算;同时 Cies 阻抗降低使短脉冲丢失风险上升(参 §6.1 窄脉冲注意事项)。

核心要点

三种 driver 集成形式:IC(< 10kW) / Driver Core(中工业 / EV 主驱) / Plug-and-play(标准模块直插)
Topology 关键:primary/secondary 隔离屏障 + secondary 自治 fast-acting 保护(DESAT / DSCP)
Drive voltage 5 折衷:成本 / 速度 / 误开通 / 损耗 / 栅极氧化层
Si IGBT +15/-5V,Si MOSFET +10/0V,SiC MOSFET +15-20/-3-5V(各家不同)
最小 Rg 防 LC 振荡:RG(min) ≥ 2·√(L_G_total/Cies)
RGon ≠ RGoff,前者还限二极管反向恢复
Driver - Controller 走线 < 3m + 双绞 + 1nF DM 抑制;Driver - Module 紧贴 + auxiliary emitter
栅极电阻用 MELF 多电阻并联(防 fail open + PCB 散热)
Worked design 关键结论:Rg(min) = 2√(L_G/Cies);RGon = 3Ω、RGoff = 5Ω;PRG_avg ≈ 0.16W/侧;DESAT blanking = CDESAT × (VDESATth − VEE2) / Ichg → IGBT 需 200-300pF(5-7μs),SiC 用 47pF(816ns)
平均栅极电阻功耗正确公式:PRGavg = IGpk² × RG × (tp × fsw / 3),tp = 2Qg/IGpk;公式中分子为 fsw(非 fsw²)
高频陷阱:driver ground → power emitter 误接最高频;RGon = RGoff 合并会同时劣化 di/dt 和 VCE 尖峰

Cross-references

← 索引
栅极驱动(Gate Driver):栅极驱动通用基础
SiC MOSFET 栅压振荡:SiC 特定问题
SiC MOSFET 驱动回路参数:Rg/Cgs/Cgd 影响
逆变器栅极驱动 IC:量产 IC 实例
栅极驱动诊断 SM:驱动失效模式 + safety mechanism
续流二极管反向恢复电压尖峰机理:RGon 下限来源
IGBT 技术:IGBT 物理 + Cge / Cgc
IGBT 模块 datasheet 关键参数详解:Cies/Coes/Cres 选驱动
SiC 器件:SiC 驱动特殊性
隔离技术:pulse transformer / opto / digital 对比
EMC 与绝缘配合:Layout 约束的 EMC 来源
功率 PCB 设计:driver PCB 布板