栅极驱动基础(SEMIKRON 整合版)— Topology / 时序 / Sizing / Layout

驱动与保护L3别名 栅极驱动基础 · SEMIKRON gate driver basics · driver core 与 plug-and-play · 隔离驱动 topology · gate resistor sizing · DESAT protection · VCE monitoring · soft turn-off · Active Miller Clamp · 驱动 PCB 布板

本质与导读

本质 栅驱的工程本质是在 primary(LV)与 secondary(HV)间架起隔离屏障并把故障在 μs 级就地截断,栅极回路里 stray inductance 与 Cies 构成的 LC 谐振决定了一切——drive voltage、Rg 取值与 layout 全是围绕它在损耗、EMC、误开通免疫与短路时序间取舍。

主线坐标:第 5 站 · 逆变器(栅驱 + 功率模块) · ↑ 全景主线

1. Driver 三种集成形式

1.1 Driver IC

最小集成度,单芯片含逻辑 + 隔离 + 部分功率级:

  • 适用 < 10kW 应用(消费电源 / 小工业)
  • 隔离用 opto / capacitive / magnetic
  • 例:Infineon EiceDRIVER / TI UCC2152x

1.2 Driver Core

中等集成度,完整 driver IC 功能 + 大型 opto / 脉冲变压器隔离:

  • 适用 10-500kW(中工业 / EV 主驱)
  • 隔离 4kVAC rms +
  • 大尺寸 PCB 上,可调 Rg / DESAT 阈值
  • 例:SEMIKRON SKYPER 12 PV / SKYPER 42

1.3 Plug-and-play

针对特定模块完整解决方案,直接焊 / 插到 IGBT 模块上:

  • 含 Rg + 配置组件
  • 简化客户设计,但灵活性低
  • 例:SEMIKRON SKYPER 12 PV(配 SEMiX3p)

2. Topology — Primary vs Secondary

driver 必有清晰隔离屏障(transformer / opto / digital isolator),将 LV 控制和 HV 功率分开。

栅驱 IC 功能框图 — 输入侧(UVLO/死区)→ 隔离势垒 → 输出驱动级(源/灌电流/Vcc2-Vee2/Miller clamp)→ 栅极,旁挂 DESAT/OCP/soft turn-off 保护

2.1 Primary side(LV / 信号侧)

这一节先给出“Primary side(LV / 信号侧)”需要同时考虑的几个判断点,后面的条目按工程优先级展开。

  • Signal Processing:short pulse suppression / interlock / dead time
  • DC/DC converter control:为 secondary 供电
  • Power-on reset:启动时序

2.2 Secondary side(HV / 功率侧)

这一节先给出“Secondary side(HV / 功率侧)”需要同时考虑的几个判断点,后面的条目按工程优先级展开。

  • Gate Drive:输出栅极驱动
  • Soft Turn-off:软关断(短路时降速防过压)
  • Power Supply:正负电压源(典型 +15V / -5V)
  • Undervoltage Protection:UVLO,电源不足时不开 IGBT
  • VCE monitoring:DESAT 保护——监 VCE,饱和后过 5us 仍高电压 = 短路 → 软关断
  • Error Processing:故障状态向 primary 报告

关键设计:fast-acting 保护(DSCP / DESAT)必须在 secondary 直接处理——等 fault 信号经隔离传回 primary 再决策已经太晚(几 us 延迟)。

3. Drive Voltage 选取

3.1 三类器件推荐值

这一节先把“三类器件推荐值”的判断维度收拢到同一视图里,后面的表格用于横向比较各选项的边界。

器件VGG(on)VGG(off)备注
Si IGBT(大电流)+15V-5V…-15V-5V 防 spurious turn-on
Si IGBT 7(新代)+15V0VCge 大,0V 已够
Si MOSFET+10V…+15V0V简单
SiC MOSFET+15V…+20V-3V…-5V评估中,各家不同(详见 SiC 栅压振荡)

3.2 选取的 5 个折衷因子

这一节先给出“选取的 5 个折衷因子”需要同时考虑的几个判断点,后面的条目按工程优先级展开。

  1. Cost / 复杂度:bipolar(双极性 ±)vs unipolar(单极性) supply
  2. Switching speed:更高 VGG(on) → 沟道更通 → 损耗低
  3. Spurious turn-on 免疫:更负 VGG(off) → Vgs 离 Vth 远 → 抗 dv/dt 反耦合
  4. Conduction losses:VGG(on) ↑ → RDS(on) ↓
  5. 栅极氧化层保护:VGG 不能超 V_GES_max(典型 ±20V)

实务:off-the-shelf driver 给的 VGG 是固定的,客户主要在 datasheet Qg / Rg 计算时用这个数。

4. Driver Output Capability

4.1 输出峰值电流

驱动 IC 必须能在 Miller 平台期间提供足够 IG_pk:

例:VGG = +15/-5V,R_G_total = 5Ω → IG(pk) = 4A。

4.2 RMS 电流(平均功耗)

驱动 IC 平均功耗:

例:Qg = 600nC,fsw = 20kHz → 0.24W(选 0.5W+ rated driver IC)

4.3 栅极电阻功耗

每个 RG 的 RMS 功耗(三角波近似):

其中

单峰功耗也要看:

工程实务:栅极电阻用 MELF 类型(Metal Electrode Leadless Face)抗高峰值脉冲。多电阻并联——单电阻 fail open 不会让 IGBT 卡 ON。

5. Rg 选取边界

5.1 最小 Rg(防 LC 谐振)

栅极回路 stray inductance L_G_total 与 Cies 形成 LC,Rg 太小 → 振荡:

例:LG = 50nH,Cies = 50nF → RG(min) ≥ 2·√(1) = 2Ω

5.2 最大 Rg(防短路保护时序超限)

RG 太大 → 关断时间长 → DESAT 检测 + soft turn-off 时序拖到 Tj 过限。

工程经验:RG ≤ Vdrv·t_off_target / Qg,t_off_target 由系统 FTTI 决定。

5.3 Turn-on 与 Turn-off 分开

RGon ≠ RGoff:

  • RGon 影响 IGBT turn-on energy + 二极管反向恢复 IRRM
  • RGoff 只影响 IGBT turn-off energy

典型 RGon = 3Ω,RGoff = 5Ω(turn-off 慢一些防过压)。

6. Layout — 9 条 driver 连接 checklist

6.1 Controller ↔ Driver(LV 一侧)

这一节先给出“Controller ↔ Driver(LV 一侧)”需要同时考虑的几个判断点,后面的条目按工程优先级展开。

  1. 走线尽可能短,signal 与 return 之间避免大环路
  2. 电缆 < 3 米,用双绞线
  3. 信号地与 power supply 地分开,单点连接(避免 loop)
  4. 信号线与 power 线最少 30cm 距离,只能垂直交叉
  5. 噪音环境用屏蔽线 / 光纤
  6. signal 与 power supply 间加 1nF 电容做 DM 抑制
  7. 不用 open-collector 输出栅极信号

6.2 Driver ↔ Module(HV 一侧)

这一节先给出“Driver ↔ Module(HV 一侧)”需要同时考虑的几个判断点,后面的条目按工程优先级展开。

  1. driver 必须紧贴模块,栅极 / 发射极走线双绞线
  2. gate / emitter wiring 与 VCE-monitoring 分开,不能并行;TOP / BOT 各相栅极走线不绑一起

6.3 关键:Auxiliary Emitter

模块的 power emitter 与 auxiliary emitter 必须分开。driver 的 ground 接 auxiliary emitter,不接 power emitter——否则 power emitter 上的 LE·di/dt 反向耦合到栅极,turn-on 时 VGE 被压低、turn-off 时被抬高。

7. 二极管反向恢复对 RGon 的限制

RGon 不能任意小——RGon 越小 → IGBT turn-on di/dt 越大 → 续流二极管 IRRM 越大 → 反向恢复损耗 + 过压尖峰。

RGon ≥ datasheet 标定的最小推荐值(典型 1-3Ω)。

详见 续流二极管反向恢复电压尖峰机理

8. 完整 driver block 实例

这一节先把“完整 driver block 实例”对应的对象关系说清,后面的结构块用于快速定位各部分之间的连接。

完整 driver block 拓扑 — 一次侧(Controller PWM / Signal Processing / Logic ASIC / DC-DC / Power-on reset)经隔离屏障(Pulse Transformer / Optocoupler / Digital Isolator)到二次侧自治保护(Gate Drive / Soft Turn-off / 隔离供电 / UVLO / DESAT / Error Processing),故障经隔离回送一次侧

核心要点

  • 三种 driver 集成形式:IC(< 10kW) / Driver Core(中工业 / EV 主驱) / Plug-and-play(标准模块直插)
  • Topology 关键:primary/secondary 隔离屏障 + secondary 自治 fast-acting 保护(DESAT / DSCP)
  • Drive voltage 5 折衷:成本 / 速度 / 误开通 / 损耗 / 栅极氧化层
  • Si IGBT +15/-5V,Si MOSFET +10/0V,SiC MOSFET +15-20/-3-5V(各家不同)
  • 最小 Rg 防 LC 振荡:RG(min) ≥ 2·√(L_G_total/Cies)
  • RGon ≠ RGoff,前者还限二极管反向恢复
  • Driver - Controller 走线 < 3m + 双绞 + 1nF DM 抑制;Driver - Module 紧贴 + auxiliary emitter
  • 栅极电阻用 MELF 多电阻并联(防 fail open + PCB 散热)

Cross-references