多通道驱动 IC 热设计 — cross-coupling 与 MOR 模型

Freescale MC10XS3412 在 JEDEC 2S2P PCB 上,只给 HS3 和 HS1 通入 2A,实测温度分布:

HS0 / HS2 在零电流情况下升到 ~ 88°C —— 高出 $Tamb$ 60°C,完全来自 HS3 / HS1 的热扩散。如果按单通道 Cauer 模型计算,HS0 应该等于 $Tamb$,误差 63°C —— 这会直接导致热保护提前触发或寿命预测失准。

四个来源,按热阻贡献排序:

• Si 衬底(最大) — 高热导(150 W/m·K),die 间几 mm 距离,$\tau \approx 1$-$10\mathrm{ms}$
• Cu lead frame — die attach 共享同一引线框架,$\tau \approx 100\mathrm{ms}$
• mold compound — 塑封顶部空气对流路径,$\tau \approx 1\mathrm{s}$
• PCB 铜层 — 共用 drain 铜面(highside switch),$\tau \approx 10\mathrm{s}$

时间常数横跨 ms 到 s 四个数量级 —— 单一 RC ladder 拟合不出这种复杂行为。

按时间顺序:

• T1 — LS1 on:HS2 已经截止,LS1 和 LS2 都导通(electrical brake / recirculation)
• T2 — LS1 off:LS1 关断瞬态,body diode 续流
• T3 — LS1 on:LS1 重新开启瞬态
• T4 — HS2 on:HS2 + LS1 导通,主电流期

总周期 $T=T1+T2+T3+T4$,$fsw=1/T$,duty cycle 由 $T4/T$ 决定。

每个阶段的瞬时损耗:

关键 insight:T2/T3 的 transition 损耗和 T1/T4 的 conduction 损耗同量级(在 3 kHz 中等频率下),所以"只算 conduction"会低估 50%。

$RDS(on)$ 随 $Tj$ 增加(典型 $0.4\%{/}^{\circ }\mathrm{C}$),例如 MC33932:

• $RDS(on)=120\mathrm{m\Omega }$ typ @ $Tj=25{}^{\circ }\mathrm{C}$
• $RDS(on)=235\mathrm{m\Omega }$ max @ $Tj=150{}^{\circ }\mathrm{C}$ —— 几乎 2×

而损耗 $P=I^{2}R$ 又决定 $Tj$,所以这是正反馈耦合,必须迭代:

T_j_initial = 25 °C
loop:
    R_DS(on) = f(T_j)
    P_total = sum of 4 stages with this R
    T_j_new = T_amb + P_total × R_th(JA)
    if |T_j_new - T_j_old| < 1 °C: break
    T_j_old = T_j_new

通常 3-5 次迭代收敛。不迭代会低估 $Tj$ 约 15-25°C,在 SOA 临界点很危险。

工况:$Tamb=120{}^{\circ }\mathrm{C}$ / $VPWR=16\mathrm{V}$ / $fsw=3\mathrm{kHz}$ / $IOUT=2\mathrm{A}$ / $RDS(on)=195\mathrm{m\Omega }$ @ $Tj=150{}^{\circ }\mathrm{C}$。

每 H-Bridge 总耗散:

FEM + MOR 模型最终预测 $Tj,\text{steady}\approx 130$-$132{}^{\circ }\mathrm{C}$,仿真与实测偏差 $<1{}^{\circ }\mathrm{C}$。

输入:FEM 模型(节点 > 100k)的微分方程组 $Cdx/dt=-Kx+Bu$,$y=Dx$,其中 $x$ 是 100k 维节点温度向量。

输出:降阶 state-space 方程 ${\dot{x}}_r=Arxr+Bru$,$y=Crxr$,$xr$ 维数 $n\approx 60$。

算法步骤:

• 用 Arnoldi / Krylov 子空间 找 dominant eigenvector
• 投影原系统到 60 维子空间
• 误差估计选最优 $n$(L. Codecasa 论文)
• 自动转换为 SPICE behavioral source(B / E / F element)

最终输出是这样的子电路:

.SUBCKT MC10XS3412 HS0 HS1 HS2 HS3 PCB
 * 4 channel input + 1 PCB output
 * 60 internal nodes,实际是 4×60 控制源
F_1_1 481 0 VF_1_1 0.
VF_1_1 1 HS0 0V
E_1_1 1 5 481 0 0.711494
... (4 channels × 60 states)
.ENDS

每个 F 是电流控制电流源(channel j 输入 → 内部 state),每个 E 是电压控制电压源(state → channel i 温度)。Spice 看起来不直观,但速度极快(几秒得到稳态)。

MOR 模型设计上把 die package 和 PCB 分成两个子电路:

X1 1 2 3 4 5 MC10XS3412     * device (HS0/HS1/HS2/HS3/PCB ports)
X2 5 9 coupon                * PCB sub model
V1 9 0 DC 25                 * T_ambient = 25°C
I_HS0 0 1 PWL 0 0 10u 1     * 1W step into HS0
.tran 200n 1200 0.1
.probe V(1) V(2) V(3) V(4)

这样客户可以用自己的 PCB 模型替换 coupon(自己 FEM 或测量出来),保持 die package 模型不变。AN4146 提供两个 PCB:

• JEDEC 2S2P($Rth(JA)=30{}^{\circ }C/W$)
• High-conductivity Coupon($Rth(JA)=19{}^{\circ }C/W$)

四种 eXtreme Switch IC 在两种 PCB 上的稳态误差最大 7%(JEDEC 2S2P 的 35XS3400)。

最简单的估算:

$R\theta (JA)$ 取 datasheet 值(JEDEC PCB 测的)。问题是JEDEC PCB ≠ 实际 PCB,实测 $R\theta (JA)$ 在不同 PCB 上差 2-5×。

适用场景:选型对比、设计早期 quick check、判断 datasheet $Rth$ 够不够。不适用:最终设计验证。

每个 IC 的输入/输出引脚都有 ESD 保护二极管,而二极管 $VF$ 是优秀的温度传感器($\sim -2\mathrm{mV}{/}^{\circ }\mathrm{C}$),1-1.5 mA 恒流偏置即可。

流程:

• 校准:把芯片放烘箱,25/50/75/85°C 测 $VF$ vs $Tdie$,得到线性曲线
• 加载:在真实 PCB 上给 driver 加 step power 到稳态
• 测量:直接测 $VF(t)$ —— 但 heating curve 噪声大(电源 / PCB 干扰)
• 冷却法:断电后测 $VF(t)$ cooling curve(无噪声),然后 flip 时间轴得到 heating curve

精度 $\pm 3{}^{\circ }\mathrm{C}$,但需要烘箱 + 1 天时间,适合原型验证。

最精确但最贵。工具:ANSYS Icepak / Comsol / Mentor FloTHERM 用 FEM,或者直接用 IC 厂商的 MOR SPICE 模型 + 自定义 PCB 模型。

输入:PCB stack-up / Cu 厚度 / via 数量 / 每通道实际损耗(迭代得来)。 输出:die 上每 MOSFET 的温度分布图 + 瞬态 $Tj(t)$ 曲线。

精度 $\pm 5{}^{\circ }\mathrm{C}$(FEM),时间 3-7 天,适合布局优化 —— 比如要决定加 25 个 via 还是 50 个 via,值不值。

下表把三种方法的精度、成本、适用阶段并列对照,实际产品开发通常需要全部用到。

实际产品开发的典型流程:Math 早期选型 → Simulation 布局迭代 → Experimental 量产前验证。