Synchronous Rectification 同步整流 — Vds-sense 控制 + 端到端 worked design

SR 值不值得用,不是"MOSFET 一定比二极管好",而是两条性质不同的损耗曲线在哪相交。二极管正向压降近似恒定(肖特基 0.3–0.5 V、PN 0.6–0.8 V,弱依赖电流),故其导通损耗 $Pdiode=Vf\cdot Iavg$ 对电流线性;SR 是纯电阻沟道,压降 $VDS=I\cdot Rdson$,损耗 $Psr=Irm{s}^2\cdot Rdson$ 对电流二次。

两者在交越电流 $I^{\ast }=Vf/Rdson$ 处压降相等:低于 $I^{\ast }$,SR 压降更小(线性优于二次);高于 $I^{\ast }$,二次项反超。以 $Vf=0.4$ V、$Rdson=5\text{m}\Omega$ 计,$I^{\ast }=80$ A——远高于单管实际工作电流,所以在低压次级 SR 几乎稳赢。真正决定"用不用 SR"的是压降占输出电压的比例:

• $Vf/Vout>5\%$(如 5 V、12 V 输出)→ 必用 SR。5 V/10A 用 $Rdson=5\text{m}\Omega$:$Psr=10^2\cdot 5\text{m}=0.5$ W,对比二极管 $0.4\cdot 10=4$ W,整机 92% → 98%。
• $Vf/Vout<1\%$(如 Vout > 48–100 V)→ 二极管够用,省掉控制器与时序复杂度。
• 中间地带 → 看效率目标与成本;这也是 24–48 V 中压次级"要不要 SR"最纠结的原因。

二次损耗的第二层后果:极大电流下 $I^{2}Rdson$ 会主导,单管压降超过一颗二极管——这时并联多颗 SR MOSFET 把 Rdson 降下来(N 管并联 $Rdson/N$、每管电流 $I/N$、总损耗 $I^{2}Rdson/N$),而二极管并联却难均流。这是服务器/EV 低压侧大电流整流普遍多管并联 SR 的根因。

SR 控制器要回答的唯一问题是"MOSFET 什么时候 ON、什么时候 OFF",且必须精确对齐原本二极管会导通的那段窗口。最通用、无需变压器辅助绕组的方案是 Vds-sense:直接量 MOSFET 漏源电压 VDS,靠它的正负判断电流方向。物理前提是——SR 正向导通时电流从源流向漏,沟道压降为负 VDS(约 $-I\cdot Rdson$);电流一旦要反向,VDS 立刻回升过零。

控制器内部有三个 VDS 阈值,拿 TI UCC24612 的实测值(SLUSCM5A,25°C 典型)当锚:

• 开通阈值 VTH_ON:VDS 下降穿过约 −240 mV(range −300 ~ −175 mV)→ 判定体二极管已在导通、电流方向对,拉高栅极。onsemi NCP4306 对应的 VTH_CS_ON ≈ −75 mV(典型)——更靠近零,因它主打"尽早开通、缩短体二极管前置导通"。
• 关断阈值 VTH_OFF:VDS 上升穿过约 −9 mV(UCC24612)或 0 mV(NCP4306,其卖点就是"precise 0 mV 关断")→ 判定电流将过零,立刻关。阈值越靠近 0,SR 沟道导通得越久、体二极管补的越少,但越吃检测精度与噪声裕度(见 §4)。
• 比例调节阈值 VTH_REG:UCC24612 独有的 −50 mV 门限。VDS 回升到 −50 mV(电流接近零)时,控制器不再全压驱动,而是把栅压回调、试图把 VDS 稳在 −50 mV。这一步是反向恢复与关断延迟优化的核心,§3 展开。

死区(dead-time)是 Vds-sense 无法消除的物理残留:从"电流换向、VDS 变负"到"栅极真正拉高",隔着开通传播延迟 tdon(UCC24612-1 典型 80 ns、UCC24612-2 170 ns;NCP4306 tPD_ON 30–60 ns);这段时间 SR 沟道还没开,电流只能走体二极管(Vf ≈ 0.7–1.0 V)。关断侧同理有 tdoff(UCC24612 16 ns、NCP4306 13 ns typ / 23 ns max)。死区越短越好,但受比较器 + 栅驱传播延迟下限约束——这是"死区调优"的真实边界,不是想调到零就能到零。

死区里体二极管导通带来两笔损耗,SR 设计的一半功夫都在压这两笔。第一笔是导通损耗:死区内电流走体二极管、压降 Vf_body ≈ 0.7–1.0 V(远高于沟道的几十 mV),损耗 $Pbd\approx Vf\_body\cdot Ibd\cdot tdead\cdot fsw$(两次换向、两颗 SR 都算)。第二笔是反向恢复:体二极管导通期间少子注入形成存储电荷 Qrr,当主开关翻转、给 SR 加反压时,这些电荷要被抽走形成反向电流尖峰,耗散 $Prr\approx Qrr\cdot VDS\cdot fsw$,并在主边/次边制造电流应力与 EMI。SR MOSFET 的体二极管是"慢管"、Qrr 通常远大于肖特基,所以 SR 独有约束是"选低 Qrr / 软恢复的 MOSFET"。

反向恢复在 CCM(连续导通)下最凶:UCC24612 手册指出 flyback 工作在 CCM 时,SR 关断瞬间的电流斜率 di/dt 可达 150 A/μs。此时若关断延迟长,$\Delta I=di/dt\cdot tdoff$ 会灌出很大的反向电流——$150\text{A/}\mu \text{s}\times 16\text{ns}=2.4$ A 只是延迟本身贡献的,再叠加"栅极从全压放电到阈值"的额外延迟,负流会更大。

比例栅驱(proportional gate drive)就是为解这个而生。传统做法把 SR 一直全压驱动到关断的那一刻,关断时栅压要从 10 V 一路放到阈值(约 2–4 V),这段放电时间纯粹是额外延迟,让负流更大。UCC24612 的做法:当 VDS 回升到 −50 mV(电流接近零),就提前把栅压回调、把 VDS 稳在 −50 mV,好处有二——(a) 防止 SR 过早完全关断、避免体二极管接管末段电流带来的 Vf + Qrr 损耗;(b) 关断时栅压已经在阈值附近,几乎无额外放电延迟,可近乎瞬时关断。深 CCM(次级电流大、纹波小)下 −50 mV 可能压根到不了,UCC24612 会把门限强制降到 −150 mV 触发比例驱动。这解释了手册里那条反直觉的选型规则(§6):Rdson 不能一味求小,否则满载时 VDS 幅值太小、始终进不了 −50 mV 比例区,关断反而不干净。

这是 SR 最隐蔽、也最能拉开高手与新手的一条物理。控制器以为自己量的是沟道电阻压降 $I\cdot Rdson$,但引脚实际量到的是:

其中 Lpar 是 MOSFET 键合线 / 引脚 / PCB 走线的寄生电感。SR 电流下降段 di/dt 为负,$Lpar\cdot di/dt$ 是一个把 sense 电压推向零(甚至转正)的误差项;于是沟道里还有可观电流时,检测电压就已经越过关断阈值,SR 被提前关断,末段电流甩给体二极管——多一段 Vf 导通 + Qrr,效率掉。onsemi NCP4306 手册把它量化到惊人的程度:

• 若 $Rdson=1\text{m}\Omega$,CS 引脚上 1 mV 的误差电压就等于 1 A 的关断电流阈值漂移。哪怕只有 nH 级寄生电感 + mΩ 级寄生电阻,在高 di/dt 下都能造出这么大的误差电压。
• 反直觉的推论:Rdson 越低,提前关断越严重——因为有用信号 $I\cdot Rdson$ 变小,而误差项 $Lpar\cdot di/dt$ 不变,信噪比恶化。所以"只挑 Rdson 最小的管子"是错的;手册明说较高 Rdson 的管往往给出同等甚至更好的整体效率(它同时还有更低的输入电容→更低驱动损耗、更低 Coss/Qrr→CCM 下更低 VDS 尖峰)。
• 数值感:$Rdson=1\text{m}\Omega$、SMT 封装 $Lpar=0.5\text{nH}$ 的算例里,CS 电压在电流仍大时就被拉到零/转正,SR 被迫在应关时刻(0.4–1.5 μs 窗口)之外过早关断。

解法有两层。① Kelvin 检测:控制器 GND 直连 SR 源极的焊点、CS 引脚直连漏极焊点,把功率回路与检测回路分开,消除 PCB 走线寄生的贡献(但 MOSFET 封装内部的 Lpar 消不掉)。② 选低封装电感的 leadless SMT 封装(SO-8FL / TOLL / PowerPAK),别用 TO-220 长引脚——手册的波形对比里,TO-220 长引脚把 SR 导通时间明显缩短,SO-8FL 则几乎无损失。这就是为什么 SR MOSFET 数据手册会专门标封装寄生电感、以及"高频次级不用带长引脚封装"是硬规矩。

Vds-sense 的死穴是寄生振铃:主开关和 SR 开关的每次跳变都会激起 LC 振荡,VDS 上叠加的振铃可能瞬间穿过阈值,造成误关断(开通后立刻被振铃打关)或误开通(关断后振铃把 VDS 又拉负、误判又该导通)。两道数字闸解决它:

• 最小导通时间 tonmin(开通消隐):SR 一旦开通,强制至少导通 tonmin,期间屏蔽关断比较器,盖住开通瞬间的振铃。代价是它同时限制了最高工作频率——UCC24612-1 固定 375 ns(可到 1 MHz)、UCC24612-2 540 ns(到 800 kHz,更长是为盖住 Si 超结主管的前沿尖峰);tonmin 太长会在轻载/CCM 下把能量从输出倒送回输入、反而降效率,所以它是频率与噪声免疫的权衡旋钮。
• 最小关断时间 toffmin(关断消隐):SR 关断后强制至少关闭 toffmin,盖住关断振铃、防误开通。UCC24612 用自适应 toffmin:取三者最大——绝对下限 400 ns、记录到的 DCM 振铃周期 tDCM、以及上一周期 SR 关断时间的 70%(用历史预测本周期,兼顾 DCM 长振铃与 CCM 短死区),上限 3.68 μs。

UCC24612 固定/自适应 vs NCP4306 可编程,这是两家哲学差异、也是选型分水岭:NCP4306 把 tonmin / toffmin 做成外部电阻可编程(RMIN_TON / RMIN_TOFF),实测档位——$0\Omega \to$ 55 ns / 70 ns、$10\text{k}\Omega \to$ 1 μs / 1 μs、$50\text{k}\Omega \to$ 5 μs / 4.9 μs(也有固定内部 130 ns 版本)。可编程的好处是能按具体拓扑/布局的振铃现场调,坏处是多两个引脚 + 电阻、增加成本与布局难度。UCC24612 的自适应省去人工整定,但灵活度低。经验:DCM/QR flyback 轻载振铃长,toffmin 要够长防误触发;深 CCM 死区极短,toffmin 太长会切进正常导通时间、白白增加体二极管损耗——这正是"自适应 = 用历史周期预测"的价值。

SR MOSFET 选型核心是五个参数,其中 Qrr 低、Rdson 别过低是SR 独有的、跟普通功率开关反着来的约束。先给判据再解释为什么:

关键 Rdson 下限公式(UCC24612 datasheet Eq 1),反直觉但重要:

含义是——选一个足够大的 Rdson,让满载峰值电流下 VDS 幅值足够大、使比例栅驱工作在不超过 SR 导通时间 50% 的区间(即沟道大部分时间在全压低阻导通、只在电流末段进比例区)。手册算例:3 A 输出 DCM flyback、次级峰值 $Ipk\approx 14$ A,则 $Rdson\ge 50\text{mV}/(14/2)=7.1\text{m}\Omega$——注意这是下限,选 1–2 mΩ 反而更差。

耐压公式(UCC24612 datasheet Eq 2,flyback):$VDS,max=\sqrt{2}Vinmax/Nps+Vout$。以 265 Vac 输入、匝比 Nps=3.5、20 V 输出(datasheet 算例值):$VDS,max=\sqrt{2}\cdot 265/3.5+20\approx 127$ V,加漏感振铃裕度选 150 V 级。LLC 中心抽头则 $VDS,peak\approx 2Vout$(另一颗导通时本颗承受两倍输出),加振铃后 12 V 输出选 40–60 V 级即可(见 §7)。

用一颗真控制器走完一个 12 V 次级:半桥 LLC、$Vout=12$ V、$Iout=8$ A(96 W)、中心抽头次级 + 两颗 SR MOSFET、谐振点 $fsw\approx 150$ kHz。控制器选 TI UCC24612-1(VDS 检测到 230 V、VDD 5–28 V 可直接由 12 V 输出供电、4 A 灌 / 1 A 拉栅驱、9.5 V 栅压钳位、比例栅驱、自适应 min-off)。

第 1 步 次级电流学:LLC 谐振点次级是整流正弦,输出电流 $io(t)=Im|\sin \omega t|$。直流输出等于其均值 $Iout=Im\cdot (2/\pi )$,故每颗 SR 的峰值

每颗 SR 只在自己半周导通,RMS(对整周期)$Irms=Im/2=6.3$ A、均值 $Iavg=Im/\pi =4.0$ A(两颗合计 8 A,自洽)。

第 2 步 耐压 + 选管:中心抽头下每颗 SR 阻断 $\approx 2Vout=24$ V,叠加漏感/Coss 振铃(典型 1.3–1.5×)→ 峰值约 32–36 V → 选 40 V 级(硬振铃场景可上 60 V)。选真件 Vishay SiR826ADP(40 V、$Rdson=3.6\text{m}\Omega$@10 V、$Qg=22$ nC)。

第 3 步 Rdson 校核(datasheet Eq 1 的张力):$Rdson\ge VTH\_REG/(Im/2)=50\text{mV}/(12.6/2)=7.9\text{m}\Omega$。SiR826ADP 的 3.6 mΩ 低于这个下限——意味着满载时 VDS 幅值太小、比例区会占到导通时间一大半。这是一个真实设计取舍:3.6 mΩ 给最低导通损耗,但按 TI/onsemi 指引选 ~8 mΩ 的管子,一旦把死区体二极管/Qrr/驱动损耗都算进去,整体效率可能持平甚至更好,且提前关断裕度更足。下面按 SiR826ADP 3.6 mΩ 算(取热态 $Rdson\approx 5\text{m}\Omega$)以给保守上界。

第 4 步 损耗分解(两颗 SR 合计,热态 Rdson=5 mΩ):

合计 ≈ 0.55 W。对比二极管方案:$Pdiode=Vf\cdot Iout=0.5\cdot 8=4.0$ W(肖特基 Vf=0.5 V,任一时刻一颗导通)。

第 5 步 效率账:整流环节损耗 4.0 W → 0.55 W,省 ≈ 3.4 W;96 W 输出上,二极管方案整流损耗占 4%(整机效率被压掉约 3–4 点),SR 方案整流损耗占 0.6%——整机效率净提升约 +3 到 +4 个百分点,这正是 12 V/几十 W 以上电源普遍上 SR 的直接理由。栅驱功耗由 12 V 输出经 VDD 直接供给,无需额外辅助绕组,布局上把控制器 GND/CS 用 Kelvin 走到 SiR826ADP 的源/漏焊点(§4)。

第 6 步 时序设定:LLC 谐振点 SR 电流缓变、di/dt 温和,tonmin=375 ns 足以盖住开通振铃且不切正常导通(半周约 3.3 μs @150 kHz);自适应 toffmin 用上一周期 70% 预测,轻载转 DCM 时自动拉长防误触发。若换 NCP4306 则需外接 RMIN_TON/RMIN_TOFF(如 10 kΩ→1 μs)现场整定。

SR 的控制细节随拓扑变,但物理内核都是"精确对齐二极管导通窗口"。按由易到难排:

• 同步 Buck(sync buck):续流二极管直接换成低侧 MOSFET,由主控直接同步驱动(不用 Vds-sense),死区由驱动器/自举时序保证。集成方案如 Vishay SiC781(8 mΩ+驱动)、TI CSD95490Q5MC(DrMOS)。低侧管轻载可反向导通(FCCM)拖低效率,故有 skip/PFM(见 同步 Buck 与 buck 效率)。
• Flyback SR:次级二极管换 SR,主开关 ON→SR OFF、主开关 OFF→SR 续流 ON。DCM/QR/CCM 都要 Vds-sense 自适应,NCP4306 / UCC24612 都主打这个场景。
• LLC SR:中心抽头 + 两颗 SR。谐振点 ZCS(电流自然过零)对 SR 最友好;但超谐振/欠谐振偏离时死区 + 高 dV/dt 让时序最难,是 §7 worked design 的场景。
• PSFB SR:次级倍流/全波整流 + SR,配合 ZVS 后 SR 损耗 < 1%。见 PSFB。

把 SR 总损耗写全,才能看清高频下 SR 的成本从哪来、GaN 为什么接棒。四项损耗(每颗管、乘管数):

第一项(导通)与频率无关,后三项(死区体二极管、驱动、反向恢复)全部正比于 fsw。低频(≤150 kHz)导通损耗占 60–70% 主导;但推到 >500 kHz,死区 + 驱动 + Qrr 三项迅速抬头,这就是GaN 取代 Si SR 的核心动力:

• GaN HEMT 无体二极管(反向导通靠沟道)→ 无 Qrr、反向恢复损耗归零;
• 极低 Rdson(1–3 mΩ)+ 极小 Qg → 导通与驱动双低;
• 开关快 → 死区可压到 ns 级;
• 综合下 5 V/10A 级 SR 损耗可 < 0.2 W、峰值效率逼近 99%。

典型 GaN SR 器件:Navitas NV6118(集成 GaN+驱动+保护)、EPC EPC2218(40 V GaN)、Innoscience INN650D080A;应用集中在 USB-PD 100 W 快充、GaN 笔电适配器、高频高效工业电源。注意 GaN 无体二极管但死区反向导通压降更高(约 1.5–2.5 V),死区必须比 Si 更短,否则反向导通损耗反噬——所以 GaN SR 更依赖低延迟控制器(NCP4306 的 5 V 栅压钳位版本、tPD_OFF 13 ns 就是为 GaN 准备的)。

前面的公式都成立,真实翻车集中在这几处"看着对、实则咬人"的地方,逐条对照:

• 提前关断反而比二极管差(轻载):Vds-sense 阈值/寄生电感让 SR 在轻载末段早关、体二极管补上,轻载效率可能低于纯二极管。修:选带 adaptive/proportional 的控制器,别一味压 Rdson(§4/§6)。
• Shoot-through(死区太短)烧管:SR 延后关断或主开关提前开通→反向电流灌回变压器→直通短路。修:toffmin 够长、CCM 加 dV/dt 监测、Kelvin 检测降误判(§5)。
• Miller 误触发(LLC 高 dV/dt):谐振 dV/dt 经 Cgd 耦合抬高栅压误开通。修:选低 Qgd/Qgs 比 MOSFET + 负压关断(−3 ~ −5 V)+ 栅源电容(10–22 nF);NCP4306/UCC24612 的强灌流(7 A / 4 A sink)本身就是压 Miller 的手段。
• 只挑最低 Rdson:§4 提前关断加剧、§3 进不了比例区、Qg/Coss 更大——用 $Rdson\ge VTH\_REG/(Ipk/2)$ 定下限。
• 忘了 Qrr / 用硬恢复体二极管:CCM 下 Qrr 尖峰 + 损耗大。修:选软恢复/低 Qrr MOSFET,或极端场景外并 SiC 肖特基分流体二极管。
• VDS 检测走线非 Kelvin:走线寄生 mΩ/nH 造误差电压→提前关断/误触发。修:GND→源焊点、CS→漏焊点,leadless 封装。

工作极限 corner:① 最高频受 tonmin 限——tonmin 固定则 $fsw,max$ 有上限(UCC24612-1 到 1 MHz);② 深 CCM 需 −150 mV 比例门限,选管要保证满载能触发;③ VDS 耐压含振铃,漏感尖峰常远超稳态 $\sqrt{2}Vinmax/Nps$;④ 控制器 VDS 检测上限(UCC24612 到 230 V)限制了它能用在多高反射电压的次级;⑤ VDD 供电范围(5–28 V)决定能否由输出直接供电、还是要辅助绕组。

本表汇总本页出现的缩写与符号。

• case · case_usb_pd_100w_gan_acf — USB-PD 100W GaN Active-Clamp Flyback Adapter
• mechanism · mechanism_synchronous_rectification — Synchronous Rectification (SR)