LLC 谐振变换器 — 半桥 LLC 设计要素

功率级L4别名 LLC 谐振变换器 · LLC resonant converter · 半桥 LLC · ZVS 软开关 · LCC vs LLC · 励磁电感漏感谐振 · FHA 基波近似 · LLC 增益曲线 · LLC 设计要素 · 更新 2026-07-08

本质与导读

本质 LLC 谐振变换器把一件事做到极致:让开关在电压过零时动作(ZVS),从而在 100kHz 以上仍拿到 96–98% 效率——这是它压过硬开关 PWM 桥式与传统 LC 串联谐振(SRC)的根本。做法是在谐振腔里同时放 Lr(串联谐振电感)+ Cr(谐振/隔直电容)+ Lm(励磁电感,并联在变压器上)。它靠调频而非调占空比来调压:工作点必须卡在主谐振 fr1 = 1/(2π√(Lr·Cr)) 的感性侧(fsw ≥ fr1 或 fr2 < fsw < fr1 且负载够轻,R > Rcrit)。恰在 fr1 处 Lm 被反射负载短接、腔退化成纯串联谐振、增益 M=1 且与负载无关——这是设计锚点。一旦频率掉进 fr2 之下的容性区,谐振电流变超前、MOSFET 失 ZVS、体二极管硬反向恢复 + 桥臂直通尖峰击穿——这条红线定死整个设计窗口。

主线坐标:旁支 · 低压控制域 · ↑ 全景主线

1. 物理本质:为什么要谐振、ZVS 是全部动机

先讲这东西到底在干嘛。硬开关半桥/全桥在每次开通/关断瞬间,MOSFET 上的 V 与 I 有重叠区,损耗 $P s w \approx V in \cdot I d \cdot t cr oss \cdot f s w$ 正比于频率;要提功率密度就得升频缩小磁件与电容,但硬开关损耗随之线性上升,还把 Coss 里储的 $\frac{1}{2} C oss V i n^{2}$ 每周期泼掉一次。这条矛盾把硬开关 PWM 的实用频率压在几十 kHz 到 ~150kHz。

LLC 的破局点是软开关:让谐振腔在死区里用电感电流把即将开通那颗管子的漏源电压先拉到零,管子再开通——开通瞬间 V=0,交叠损耗与 Coss 泼放全部消失(见 MOSFET 技术)。Erickson 2e §19(p.708)把这条讲成谐振变换器的首要优点:"turn-on and/or turn-off transitions occur at zero crossings ... switching loss is reduced, and resonant converters can operate at switching frequencies that are higher than in comparable PWM converters"。代价也在同页点明:腔内环流即使空载也存在(Lm 的励磁电流永不为零),正弦峰值比 PWM 方波高,导通损耗上升——这是"用导通损耗换开关损耗"的交易,只有在高频/高压下才划算。

硬约束因此有两条:① 软开关的充要条件是谐振腔输入阻抗呈感性(电流滞后电压),这样关断时电流还在为下一次 ZVS "预充"死区;② 阻抗一旦转容性,ZVS 崩溃且反馈极性翻转。整个 LLC 设计就是把工作点永远锁在感性区、同时用调频覆盖所需增益范围。下面从 FHA 把这两条量化。

2. FHA 基波近似 — 全源推导与失效边界

要把"方波激励 + 谐振腔"变成可解的线性电路,靠 First-Harmonic Approximation(FHA / 正弦近似)。核心洞察(Erickson 2e §19.1,p.709):谐振腔是高 Q 带通,只对开关方波的基波有显著响应,3/5/7 次谐波被腔滤掉。于是可把方波桥、腔、整流器、滤波器分别用其基波等效电路替代,用标准复数交流分析求解。

半桥方波幅值在 0 与 Vin 间摆、经隔直电容 Cr 后等效为 ±Vin/2 的方波。其傅立叶基波(Erickson Eq 19.1/19.2):

v s q 1 (t) = \frac{4}{π} \cdot \frac{V in}{2} sin (ω t) = \frac{2 V in}{π} sin (ω t)

输出侧整流器(中心抽头或全桥)把腔输出正弦电流整流成 Vo。整流器输入电压是幅值 ±(n·Vo) 的方波、与输入电流同相,其基波幅值 $\frac{4}{π} n V o$ ;整流器输入电流是腔的正弦电流。二者之比给出整流器对腔呈现的等效交流电阻(Erickson Eq 19.10,反射到初级并计入变比 n):

R a c = \frac{8}{π ^{2}} n^{2} R o, R o = \frac{V o}{I o}

那个 $8/ π^{2} = 0.811$ 是"方波基波幅值比 × 电流基波关系"两次 $4/ π$ 相乘再折半的结果(Erickson Eq 19.9–19.10,p.713),对中心抽头/全桥整流 + 大电容滤波都成立。有了 Rac,腔就是一个"正弦源(2Vin/π)驱动、带电阻负载 Rac"的线性网络,DC 变比≈腔传递函数在开关频率处的幅值(Erickson Eq 19.16):

M = \frac{V}{V g} \approx H (j ω)_{ω = ω s w}

假设与失效边界(Erickson p.709 明说):① FHA 在高 Q + CCM下精确;② 工作点**远离 fr1 或靠近断续(DCM)**时误差变大(此时腔电流不再近正弦,高次谐波不可忽略);③ 轻载(低 Q)时增益预测偏乐观,设计余量要留。工程上 FHA 用来定拓扑参数与增益曲线形状,精确增益/峰值增益/ZVS 边界最终靠仿真核(见 §6 第 5 步、§10)。

3. 谐振腔、两谐振点与增益方程 M(fn, Q, m)

LLC 腔有三个电抗元件(Cr、Lr、Lm),因此有两个谐振频率,这正是它比 SRC 好用的数学根源。主谐振 fr1 对应次级导通、Lm 被输出恒压钳位而"动态短路",腔退化成 Lr–Cr 串联谐振(ST AN2644 Eq 1):

f r 1 = \frac{1}{2 π L r C r}

副谐振 fr2 对应次级开路(轻载/断续),Lm 与 Lr 串联参与谐振(AN2644 Eq 2,其 Ls 即本页 Lr、Lp 即本页 Lm,故 Ls+Lp 才等于本页 Lr+Lm):

f r 2 = \frac{1}{2 π ( L r + L m ) C r}

必然 fr2 < fr1,二者间距由 Ln = Lm/Lr 决定:Ln 越大两频越近、增益曲线越平。定义归一化频率 fn = fsw/fr1、品质因数 Q、电感比 m,三个无量纲参数完全决定增益曲线族:

Q = \frac{L r / C r}{R a c} = \frac{Z 0}{R a c}, m = \frac{L p}{L r} = \frac{L m + L r}{L r} = L n + 1

其中 Z0 = √(Lr/Cr) 是腔特征阻抗。用 FHA 解 Lr–Cr–(Lm∥Rac) 网络,得标准增益幅值(Fairchild AN-4151 / Choi 形式,M 为 Vin/2 到 n·Vo 的电压增益):

M (f n) = \frac{f n ^{2} ( m - 1 )}{( m f n ^{2} - 1 ) ^{2} + f n ^{2} ( f n ^{2} - 1 ) ^{2} ( m - 1 ) ^{2} Q ^{2}}

关键洞察 1 — fr1 处增益锁定:代 fn=1,分子 = m−1,分母 = √((m−1)²) = m−1,故 M(fn=1) = 1,与 Q(即负载)完全无关。物理上 Lm 被反射负载短接、只剩 Lr–Cr 串联谐振、腔阻抗为零、输出=输入基波。工程含义:把变比 n 设成让标称输入处恰好 M=1,则标称点永远落在 fr1、效率最高、且负载变化只改频率不改压——这是所有 LLC 的设计锚点。

关键洞察 2 — 增益方向与 Q 依赖:fn > 1(fsw > fr1)时 M < 1(降压,buck 区);fn < 1 时 M > 1(升压,boost 区),峰值增益出现在 fr1 与 fr2 之间。Erickson Fig 19.45(p.745,SRC 但机理通用)给出干净结论:above resonance 只有 k=0 CCM 一种模式,输出随 fsw 升高单调下降;而减小负载电流(增大 R、降低 Q)使增益升高——所以峰值增益随 Q 减小(轻载)而抬高,设计要用满载 Qmax校验峰值增益够覆盖 Vin,min 所需 Mmax。所需增益范围来自输入范围:

M ma x = \frac{2 n V o}{V in , min}, M min = \frac{2 n V o}{V in , ma x}

4. 三个工作区与容性红线

增益曲线随频率分三区,判据是腔输入阻抗的相位。ST AN2644(p.7)给出精确边界:f > fr1 恒为感性;f < fr2 恒为容性;fr2 < f < fr1 之间视负载而定——存在临界电阻 Rcrit,R < Rcrit(重载)则容性、R > Rcrit(轻载)则感性:

R cr i t = Z oo \cdot Z o in f

其中 Zoo、Zoinf 分别是源短路、源开路时腔的输出阻抗(AN2644 Eq 3)。把三区按频率、ZVS 状态、工程含义列表,能一眼看清工作点该落哪、绝不能落哪:

区	频率范围	阻抗/ZVS	工程含义
容性区	f < fr2,或 fr2 < f < fr1 且 R < Rcrit	容性,失 ZVS,危险	工作点绝不能进入
感性(fr2~fr1)	fr2 < f < fr1 且 R > Rcrit	感性,ZVS + 近 ZCS	升压区,降频升增益(轻载/掉电保持)
感性(f>fr1)	f > fr1	感性,全负载 ZVS	降压区,增益略低,重载/高线用

下图左侧给出半桥 LLC 主电路,右侧给出增益 M 随归一化频率 fn 变化的曲线族——不同负载对应不同 Q,但全部交汇于 fr1 谐振点(M=1,负载无关);fr2 之下为容性区(失 ZVS,危险),之上为感性 ZVS 安全区。

LLC 谐振变换器 — 半桥+Lr/Cr/Lm 谐振腔+变压器,增益 M vs 归一化频率曲线族:容性区/谐振点(增益1负载无关)/感性 ZVS 区

下图把增益曲线族单独放大,标出三区边界:容性区(fr2 之下,失 ZVS)、感性升压区(fr2~fr1,降频升增益)、感性降压区(fr1 之上,全 ZVS),曲线族全部交汇于 fr1(M=1)。

LLC 增益曲线三个工作区:容性区(危险)/感性轻载升增益/感性全 ZVS 安全区,曲线族交汇于 fr1 谐振点

为什么必须锁在感性侧:感性腔电流滞后电压,MOSFET 关断时电流仍为正、正好把桥臂中点电容充/放到位,为互补管的 ZVS 铺路;容性腔电流超前,关断时电流已反向,ZVS 失败且反馈极性在越过容性边界时突变 180°(AN2644 §2.8.2),闭环直接失稳。因此控制器必须硬限最低频率、启动时从高频向下扫(soft start),负载剧降时禁止频率掉进 fr2 之下。

5. ZVS 电荷平衡 — 死区、励磁电流与 Lm 上限

ZVS 不是"落在感性区就自动成立",还得满足一条电荷平衡:死区 tdead 内,储在 Lm 里的励磁电流必须把两颗 MOSFET 的 Coss 从 Vin 摆到 0(或反之)。这条常被新手忽略,却是 Lm 取值的硬上限。

励磁电感 Lm 两端被钳在 ±n·Vo 方波,励磁电流是三角波,峰值(半周积分):

I m p k = \frac{n V o}{4 L m f s w}

死区里 Impk 近似恒定,提供电荷 $I m p k \cdot t d e a d$ ;桥臂中点摆过 Vin 需给两颗管子的输出电容充放,需电荷 $2 C oss V in$ 。ZVS 充要条件:

I m p k \cdot t d e a d \geq 2 C oss V in

在标称点 M≈1 即 2n·Vo≈Vin(故 n·Vo≈Vin/2),代入 Impk 并解出 Lm 的上限:

L mma x = \frac{t d e a d}{16 C oss f s w}

这条(Choi 结论)把三个设计量绑在一起:Lm 太大 → 励磁电流不足 → 死区内摆不到零 → 失 ZVS(尤其轻载/高线最危险,那里 Impk 最小)。所以"Lm 越大效率越高(环流小)"有天花板,ZVS 电荷平衡就是天花板。死区 tdead 反过来也不能无脑加长:摆到零之后多出的死区让体二极管续流、增加导通与反向恢复损耗。FSFR 系列用固定 350ns 死区(datasheet),UCC256301 用自适应死区(检测中点电压过零),后者能在全工况都贴着 ZVS 边界、省掉固定死区的裕度损耗。§6 会用 EVM 的 Lm 反推它的 tdead/Coss 预算做自洽核。

6. 端到端 worked design — 两套真器件

用两颗真控制器各走一遍,一套是现代窄输入高效板(TI EVM,主案例、全 BOM 可核),一套是经典带掉电保持的宽范围设计(Fairchild AN-4151),二者恰好落在 Ln/Q 设计空间的两端,对比出参数取舍。

6.1 主案例:TI UCC25630-1EVM-291(390V → 12V / 10A,120W)

目标与器件全部取自 TI User's Guide SLUUBQ8B:DC 输入 340–410V(标称 390V,PFC 母线)、输出 12V、满载 10A / 120W、开关频率 53–160kHz、峰值效率 92.9%@390V/8A、输出纹波 130mVpp@10A。控制器 UCC256301(集成 HV 驱动 + hybrid hysteretic 控制),Q1/Q2 = Infineon SPW20N60CFD(650V CoolMOS,TO-247),次级整流 D6/D7 = ST STPS41H100CTY(100V/20A 肖特基,中心抽头全波)。

第 1 步定变比 n:让标称 390V 处恰好 M=1(工作在 fr1、峰值效率)。半桥腔基波幅值 Vin/2 = 195V,次级需 Vo+Vf ≈ 12.4V(肖特基压降):

n = \frac{V in /2}{V o + V f} = \frac{195}{12.4} \approx 16

第 2 步定 Lr / Lm / Cr(直接读 BOM):L1 = 分立谐振电感 Lr = 50µH(Renco RLTI-1234,DCR 0.023Ω);T1 = 低漏感变压器 Lm = 840µH(RLTI-1233);谐振电容 C7‖C8 = 2×22nF/630V ±5%(Panasonic ECWF6223JL,分裂电容动态并联)→ Cr = 44nF。由此:

f r 1 = \frac{1}{2 π 50 μ H \cdot 44 n F} \approx 107 kHz, f r 2 = \frac{1}{2 π 890 μ H \cdot 44 n F} \approx 25 kHz

fr2=25kHz 远低于最低工作频率 53kHz → 全工况都在 fr2 之上的感性区。电感比 Ln = Lm/Lr = 840/50 = 16.8(m=17.8)——极高,增益曲线很平:因为输入只有 340–410V(±9%)、无掉电保持需求(PFC 母线兜底),所需增益范围窄(M≈0.95–1.15),不需要陡增益,高 Ln 换来小环流、高效率。

第 3 步校验 Q 与工作点:满载 Ro = 12/10 = 1.2Ω,Rac = (8/π²)·n²·Ro = 0.811·256·1.2 ≈ 249Ω;Z0 = √(50µH/44nF) = 33.7Ω;满载 Q ≈ Z0/Rac ≈ 0.135——很低,配合高 Ln 正是窄输入高效设计的典型签名(对照 §6.2 的宽范围设计 Q≈0.43)。所需 Mmax = 2·16·12/340 = 1.13,低 Q 的平增益曲线在此已够,峰值增益余量充足。

第 4 步 ZVS 自洽核(用 §5):由 Lmmax = tdead/(16·Coss·fsw) 反推,Lm=840µH、fsw=107kHz 给出 tdead/Coss = 16·Lm·fsw ≈ 1440;若 SPW20N60CFD 的有效 Coss ≈ 100pF,则需 tdead ≈ 144ns——正落在 UCC256301 自适应死区(~150ns)量级。结论:EVM 的 840µH 恰在 ZVS 电荷平衡边界附近,自适应死区在轻载/高线仍能维持 ZVS。这解释了为何这里敢用这么大的 Lm(高效率)而不失软开关。

第 5 步效率与损耗结构:峰值 92.9%@390V/8A。占空比意义上 LLC 恒 50%,损耗结构与 buck 不同——主项是①初级 MOSFET 导通(正弦 RMS 电流,峰值比方波高 π/2 倍)+ 关断损耗(ZVS 已消开通损耗);②Lr/变压器铜损与磁损(环流含励磁电流);③次级肖特基压降 Vf·Io(12V 输出下 0.4V×10A=4W 是大项,这也是为何更高功率/更低压输出要换同步整流,见 §8)。仿真(PSIM/LTspice)扫频核增益曲线、启动/短路/空载、死区 + 体二极管 ZVS。

6.2 交叉核:Fairchild AN-4151 FSFR2100U(400V → 24V / 8A,192W)

第二套取自 Fairchild AN-4151 / FSFR2100U datasheet 的 LCD-TV 电源:输入 400V(350–400V + 20ms 掉电保持)、输出 24V/8A、192W、效率 >94%@400V、器件为集成 FSFR2100U(FPS,固定 350ns 死区)。变压器 EER3542(Ae=107mm²),初级 Np=36 匝、次级 Ns1=Ns2=4 匝(中心抽头)→ n = 36/4 = 9;实测 Lp=630µH(初级总电感)、Lr=135µH(短路一个次级测得的漏感)→ Lm = Lp−Lr = 495µH、m = Lp/Lr = 4.67、Ln = Lm/Lr = 3.67。设计 fr1≈100kHz(FSFR 典型 fOSC)→ 推 Cr = 1/((2π·fr1)²·Lr) ≈ 19nF;满载 Ro=24/8=3Ω,Rac=0.811·81·3≈197Ω,Z0=√(135µH/19nF)≈84Ω,Q ≈ 0.43。

两套对比给出的设计律:AN-4151 因掉电保持要求 Vin 会从 400V 跌到 Vin,min,LLC 必须在 Vin 下跌时升压维持 Vo → 需较大增益范围 → 用较小 Ln(3.67)+ 较大 Q(0.43),增益曲线较陡。TI EVM 无此需求(母线固定)→ 大 Ln(16.8)+ 极小 Q(0.135),曲线平、环流小、效率高。这就是 Ln 与 Q 是甜点旋钮的原因:输入范围/掉电保持需求越宽 → Ln 越小、Q 越大;越窄 → 反之。工程经验的 "k=5–7、Qmax=0.5–0.8" 只适配中等宽度输入,不是万能值。

7. 小信号与控制环 — beat-frequency 双极点与 RHP 零点

LLC 的控制对象是"频率 → 输出电压"传函 G(jω) = v̂o/f̂(AN2644 Eq 17),它比 PWM 变换器复杂,且随工作模式(工作区)变化,这是 LLC 环路难补的根本。ST AN2644 §2.8(基于仿真表征)给出可用的定性图景。

无论工作模式,整流+滤波级总贡献一个低频极点(由输出电容 Cout、负载、腔开环输出阻抗 Zo0 决定)+ 一个 ESR 零点(Cout 与其 ESR)。关键特征:这个低频极点随负载移动(重载时频率高、轻载时低),因为 Zo0 随之变——这与 PWM 的固定功率级极点不同,补偿要按最恶劣负载校验相位裕度。

工作在 f > fr1(above resonance):除低频极点外,"逆变"级贡献一对 beat-frequency 双极点,其虚部在开关频率与谐振频率之差 (fsw−fr1) 处。fsw 远高于 fr1 时系统近似单极点、好补;fsw 逼近 fr1 时 beat 双极点降到低频、甚至裂成两个实极点,其中一个与输出滤波极点合并成双极点——动态突变,这段要留够相位裕度。

工作在 fr2 < f < fr1(below resonance):无 beat 双极点,但出现一个右半平面零点(RHPZ),随 fsw 移动;所幸它通常远高于环路带宽,不卡设计。但一旦逼近容性边界,beat 动态回归、相位在越过阈值处突变 180°(负反馈变正反馈)——这是容性区致命的第二层原因(第一层是失 ZVS)。实务:环路带宽取几 kHz 量级、留足相位裕度覆盖负载移动的低频极点;用光耦 + TL431 型 III 型补偿(AN2644 提到 isolated type-3,3 极点 2 零点)。UCC256301 的 hybrid hysteretic 控制则绕开传统调频线性环、用谐振电容电压重构直接控腔,瞬态更快。

8. CLLLC 双向变体(OBC 主流)

EV 车载充电器(OBC)要 V2G 回馈,需要双向对称拓扑 → CLLLC:在 LLC 基础上于次级也加一组 Lr2 + Cr2,使正/反向都有完整谐振腔(见 OBC 与 HV DC/DC)。正向(充电)与 LLC 同;反向(放电)时次级 Cr2+Lr2 起谐振网络作用。

MOSFET Coss 的非线性坑:CLLLC 反向工作时次级 MOSFET 的 Coss 与 Cr2 并联,而 Coss 强烈电压相关(低压区极大、高压区骤小),会让实际谐振点随工作电压漂移、增益曲线畸变。设计要用 Co(er)/Co(tr) 等效电容并在仿真里带电压相关 Coss 模型(参见哈工大 2015《MOSFET输出电容对CLLLC谐振变换器特性影响分析》)。同样地,单向 LLC 里 Coss 也与 Cr 串/并联,只是 Cr≫Coss 时影响小;CLLLC 因 Cr2 量级更接近 Coss 而放大此效应。

9. 设计陷阱(实战 checklist)

前面公式都成立,真实设计翻车往往在这几处"看着对、实则咬人"的地方,逐条对照。

容性区是死线,不只是"效率差":控制环若允许 fsw 掉进 fr2 之下(或 fr2~fr1 重载 R < Rcrit),失 ZVS + 体二极管硬反向恢复 + 桥臂直通尖峰 → VDS 超 BVDSS 击穿。必须硬限最低频率、启动从高频向下扫。
ZVS 校验用轻载/高线,不是满载:Impk 在轻载/高 Vin 最小(§5),那里最易失 ZVS。Lm 上限 Lmmax=tdead/(16·Coss·fsw) 要按最恶劣工况取。
同步整流(SR)死区时机极敏感:LLC 次级电流是正弦半波,SR MOSFET 关早了 → 体二极管续流反灌,关晚了 → 直通。需专用 SR 控制器(检测 VDS 过零,如 TI UCC24612)或基于电流过零关断;高频下二极管压降损耗(§6.1 那 4W)是换 SR 的动力。
Coss 电压非线性偏移谐振点:Coss 与 Cr 相互作用,尤其 CLLLC(§8);用能量等效 Coss 并仿真核实际 fr1。
变压器磁集成的漏感一致性:LLC 常把 Lr 做进变压器漏感(磁集成)省一个磁件,但漏感对气隙/绕法敏感、批次分散大,直接搬进腔会让 fr1 漂移。高要求用分立 Lr(如 TI EVM 的 50µH 独立电感)换一致性。
隔直电容 Cr 也承 DC 与大纹波电压:Cr 上有 Vin/2 直流分量(AN2644 p.8)叠加谐振纹波,峰值电压高,必须选高压(630V+)低损耗薄膜电容;分裂成 Cr/2+Cr/2 可减小每颗电流应力并改善输入 EMI。
磁集成变压器的 fLSR 上限:绕组寄生电容 CP 与漏感形成 loaded self-resonance fLSR > fr1;工作频率逼近 fLSR 时功率-频率关系反转("feedback reversal",AN2644 p.42),轻载下频率会突跳到最大。工作范围要远离 fLSR。

10. 工作极限与 corner

worked design 给的是标称点,投产要守住工作空间边界,这几条是"datasheet 有没有读进去"的分水岭。

增益范围 vs Ln/Q:所需 Mmax=2n·Vo/Vin,min 必须 ≤ 满载 Qmax 曲线的峰值增益(留 10–20% 余量,因 FHA 轻载偏乐观)。掉电保持把 Vin,min 拉低 → Mmax 变大 → 逼小 Ln、大 Q(§6.2)。
最低频率红线(容性边界):控制器最低 fsw 必须 > 满载时的容性阈值频率,否则重载瞬态掉进容性区。UCC256301/FSFR 都有频率下限箝位。
最高频率(空载调节):空载时 Q→0、增益需最低,fsw 升到上限;若上限不够高会失调,故需 burst/skip 模式(轻载间歇工作)兜底空载与待机功耗(TI EVM 用 burst mode,待机 <40mW)。
死区 vs 频率/Coss 三角:自适应死区优于固定死区,但环路更复杂;固定死区(FSFR 350ns)要按最恶劣 ZVS 工况取、牺牲部分轻载效率。
次级整流耐压:中心抽头整流二极管承 2·Vo + 谐振振铃,余量 ≥1.3×;TI EVM 用 100V 肖特基管 12V 输出即为此(24V+振铃)。
磁件热与饱和:Lm 决定磁通摆幅 Bmax,Lr/变压器要核 Bpk 留在铁氧体拐点(~0.3T)下 + 高频铜损(集肤/邻近效应,用 Litz 线,见磁芯)。

核心要点

LLC 的唯一动机是 ZVS:全负载零电压开通,消开通交叠损耗 + Coss 泼放,换来高频高密;代价是腔环流(空载也有励磁电流)抬高导通损耗——高频高压才划算。
FHA 全推导:方波基波 2Vin/π(Erickson Eq19.2)→ 等效负载 Rac=(8/π²)·n²·Ro(Eq19.10)→ DC 变比 ≈ 腔传函在 fsw 处幅值(Eq19.16);FHA 在高 Q/CCM 精确,近 DCM/远离 fr1 退化。
两谐振点:fr1=1/(2π√(Lr·Cr))(次级导通,AN2644 Eq1)、fr2=1/(2π√((Lr+Lm)·Cr))(次级开路,Eq2);Ln=Lm/Lr 定二者间距与增益曲线陡度。
增益方程 M(fn,Q,m):fn=1 处 M=1 且与负载无关(设计锚点,标称输入设在此);fn>1 降压、fn<1 升压;峰值增益随 Q 减小(轻载)升高(Erickson Fig19.45)。
三工作区 + 容性红线:感性区(f > fr1 全 ZVS;fr2~fr1 且 R > Rcrit)才可用;容性区(f < fr2 或 R < Rcrit)失 ZVS + 相位突变 180° → 击穿 + 失稳,Rcrit=√(Zoo·Zoinf)。
ZVS 电荷平衡:Impk·tdead ≥ 2·Coss·Vin → Lmmax=tdead/(16·Coss·fsw);轻载/高线最易失 ZVS;Lm 越大效率越高但有此上限。
两套 worked design:TI EVM(390V→12V/120W,Lr=50µH/Lm=840µH/Cr=44nF/n≈16/Ln=16.8/Q=0.135,窄输入高效)vs AN-4151(400V→24V/8A/192W,Lp=630µH/Lr=135µH/n=9/Ln=3.67/Q=0.43,宽范围+掉电保持)——输入越窄 Ln 越大 Q 越小。
小信号:整流滤波级低频极点随负载移动 + ESR 零点;above resonance 有 beat-frequency 双极点(虚部在 fsw−fr1)、below resonance 有 RHPZ(通常远于带宽);容性边界相位突变 180°(AN2644 §2.8)。
corner:增益余量按满载 Qmax 峰值校验、最低频守容性边界、空载靠 burst/skip、SR 死区时机敏感、Cr 高压高纹波、磁集成注意 fLSR 反转。

缩写表

先给术语与全称对照,便于快速查阅。

缩写	全称
LLC	两电感(Lr+Lm)一电容(Cr)谐振变换器
FHA	First-Harmonic Approximation(基波/正弦近似)
ZVS / ZCS	Zero-Voltage / Zero-Current Switching(零电压/零电流开关)
Lr / Lm / Cr	串联谐振电感 / 励磁电感 / 谐振(兼隔直)电容
Lp	初级总电感 = Lm + Lr
fr1 / fr2	主谐振(次级导通)/ 副谐振(次级开路)频率
fn	归一化频率 fsw/fr1
M	电压增益(Vin/2 到 n·Vo)
Q	品质因数 Z0/Rac
Z0	腔特征阻抗 √(Lr/Cr)
Ln / m	电感比 Lm/Lr / Lp/Lr(m=Ln+1)
Rac	整流负载反射到初级的等效交流电阻 (8/π²)n²Ro
n	变压器变比 Np/Ns
Rcrit	感性/容性临界负载电阻 √(Zoo·Zoinf)
Coss / Impk	MOSFET 输出电容 / 励磁电流峰值
tdead	死区时间
SR	Synchronous Rectification(同步整流)
CLLLC	双向对称谐振拓扑(次级也加 Lr2+Cr2)
fLSR	loaded self-resonance(绕组寄生电容引起)

Engineering Objects

引用此页的结构化 Engineeri…

引用此页的结构化 Engineering Object(v2.0 Copilot 自动生成,不要手动编辑此段)。

case · case_dc_dc_400v_to_12v — EV 400V→12V DC-DC Converter (2-3kW)
case · case_server_psu_3kw_titanium — 3kW Server PSU (80 PLUS Titanium)
mechanism · mechanism_llc_resonance — LLC Resonant Conversion

Cross-references

← 索引
开关电源全景主线 — 开关电源设计学科主线(顺读走完一台变换器的设计与分析)
电源设计(Power Supply & LDO/SMPS):buck/boost 等其它拓扑
Buck Converter 降压变换器:非谐振母体,FHA 与伏秒平衡两种分析范式对照
PCMC Buck 控制环路设计:非谐振 buck 控制对比
辅助电源变压器设计:LLC 变压器/磁集成设计
磁芯:LLC 磁芯选型与高频铜损
DC-Link 直流母线电容设计:LLC 输入输出电容
电路仿真工具:LLC PSIM/LTspice 增益扫频与 ZVS 验证
MOSFET 技术:LLC 用 MOSFET 的 Coss 与 ZVS
SiC MOSFET 驱动高级功能:LLC 同步整流栅极驱动
OBC 与 HV DC/DC:CLLLC 在 OBC 应用
EMI 滤波器设计:LLC EMI 处理