MOSFET 数据手册解读(How to Read a Power MOSFET Datasheet)

电压类绝对最大额定值有三项,VDS 与 VDGR 数值相当但物理意义不同(后者要求 RGS=20 kΩ 来限制感应电压),VGS 是双向限值且高低温要分别看。

陷阱 1 — $VDS$ 在低温下有反向 derating:雪崩击穿电压有正温度系数,$Tj<25{}^{\circ }\mathrm{C}$ 时 V_DS_rated 反而要降低。冬季冷启动场景必看这一段。

陷阱 2 — $VGS$ 双值:有些手册给 DC V_GS_max 和 Pulsed V_GS_max 两个不同数字。DC 值是"全寿命 + T_j_max 下能持续承受",pulsed 值是"短脉冲累计一定时间不超"。栅氧寿命随 Tj 和 VGS 都呈 Arrhenius 加速,低温拿到的 VGS 寿命数字与高温的差几个数量级——同厂同 family 之间允许互比,跨厂家因测试条件不同往往不能直接比。深入见 topic-mosfet-vgs-selection。

电流类有四项:连续 ID 在两个温度下给两个数(便于线性插值)、脉冲 IDM(10 μs)、体二极管 IS / ISM。注意 ID 是热限,IDM 是物理(wire bond)限。

陷阱 3 — $ID$ 是哪种限制? 取决于厂家解读:

• 硅极限:$I{D}^2\times RDS(on),Tj=Pth$ 时正好 T_j_max,$ID=\sqrt{Pmax/RDS(on)175}$
• 封装极限:wire bond / die-attach 电流密度极限(常压低于硅极限)
• 实际工作:取两者较小,但很多厂家只标硅极限不标封装极限,引脚先于硅熔断

后面 §6.1 用 BUK7Y12-55B 算到 $Imax=61.86\mathrm{A}$(向下取整 61.8 A),刚好对上手册。

存储温度与工作温度的允许范围基本一致——硅本身能承受的温度比应用允许的高,但封装的 wire-bond / die-attach 寿命决定了实际推荐工作温度比 Tj,max 低 25 °C 设计。

NXP 所有汽车封装 MOSFET 通用 $Tj,max=175{}^{\circ }\mathrm{C}$。SiC 封装可到 200 °C,但 wire bond / solder joint 寿命决定 derate 一般定在 150 °C 设计点。

雪崩耐量分单次(non-repetitive)和重复(repetitive)两栏。前者条件是初始 Tj=25 °C 单脉冲不超 Tj,max=175;后者条件更严:平均 Tj ≤ 170 °C(留 5 °C 给瞬时尖峰)。

注意 [1] 单次雪崩限制是 $Tj\le 175$;[2] 重复雪崩限制是 平均 $Tj\le 170$;[3] 详细见 AN10273。

雪崩计算的标准三角形(BUK7Y12-55B 算例)

雪崩事件是 VDS 击穿钳位 + 电流线性衰减的三角形脉冲:

AN10273 给击穿电压 $VBR=1.3\times VDS,rated=1.3\times 55=71.5\mathrm{V}$。

Fig 3 单脉冲曲线在 60 A 处对应 60 μs 雪崩时间,所以最大雪崩能量:

与手册标 129 mJ 吻合(微差源于 1.3 系数近似)。

陷阱 4 — 竞品"高雪崩能量"陷阱:把测试电流降到 40 A,雪崩时间从 60 μs 拉到 200 μs:

同一颗 die,数字翻倍。比手册数字时必比条件——$ID$、$Linductor$、$RGS$、初始 $Tj$。

深入: topic-mosfet-avalanche。

$I{D}^2\times RDS(on),Tj=$ 把 $Tj$ 从 $Tmb$ 抬到 $Tj,max$ 所需的功率。所以允许电流和"允许功率"的平方根成正比:

BUK7Y12-55B 在 $Tmb=75{}^{\circ }\mathrm{C}$ 时:

与 Fig 1 读数一致。

线性关系:

$Tmb=75{}^{\circ }\mathrm{C}$:$Ptot=105\times 100/150=70\mathrm{W}$(归一化 66 %)。

陷阱 5 — 厂家不同的"标称温度":有的厂家以 $Ta=25{}^{\circ }\mathrm{C}$ + 1 inch² Cu pad 给出 $Ptot$,数字看着大但毫无意义——焊盘面积厂家无法控制。NXP 用 $Tmb$(mount base 直接测温)更可比。AN10874 给出 LFPAK 系列 PCB 热设计指南。

完全导通时是欧姆电阻,VDS / IDS ≤ RDS(on, T_j_max)。BUK7Y12-55B 在 175 °C 下 RDS(on) = 27.6 mΩ,所以 VDS = 27.6 mΩ × 20 A = 0.55 V 是物理下限。

IDS ≤ IDM(247 A),受 wire bond / die-attach 物理极限制。

这个区域是 SOA 图族曲线最显眼的"斜线带",每条对应一个脉冲宽度 tp,本质上是"瞬态热平衡"的等功率线:

不同脉宽 tp 对应不同 $Zth$,所以是一族斜率 -1 的线;短脉冲热阻小、能跨高功率,长脉冲反之。

VDS ≤ V_(BR)DSS。

这是 SOA 图里最容易出错的区域。区 (3) 的理想曲线假定 MOSFET 是个"功率管"——T 升 → RDS(on) 升 → 电流减小 → 自稳。

但线性模式下 MOSFET 是"压控电流源",VGS 控制 ID。这时温度有两个对立效应:

• $VGS,th$ 随 T 下降(每 ° C 约 -2~-6 mV)→ 同样 VGS 下电流增大 → 正反馈
• $RDS(on)$ 随 T 上升(α≈2.0 在 175 °C)→ 电流减小 → 负反馈

两者哪个占主导取决于 $VGS$ 与 $VGS,th$ 的距离。AN11158 Fig 13 给出转移特性 ID-VGS 曲线在两个温度的交点 = Zero Temperature Coefficient(ZTC)点:

• $VGS>VZTC$:resistance dominates → 负反馈 → 安全
• $VGS<VZTC$:threshold dominates → 正反馈 → 热失控风险(Spirito 效应)

区 (5) 就是用来把区 (3) 在低电流高 VDS 处削掉的"实际边界"。短开关事件 (t < 100 μs) 这个效应可以忽略;长脉冲 / DC / 线性应用必须查 (5) 区。

深入: topic-mosfet-soa 讲 Spirito、ZTC、热点温度细节。

SOA 默认 $Tmb=25{}^{\circ }\mathrm{C}$。在 $Tmb=100{}^{\circ }\mathrm{C}$:允许 ΔT = 75 K 而不是 150 K,所以允许功率减半,曲线 (3) (5) 整体向下平移一倍(对数图上 -3 dB)。BUK7Y12-55B Fig 14 直接给出 100 °C derated SOA。

算例:1 ms 脉冲 30 A 15 V 在 100 °C 是否允许?

• 在 25 °C 图里,1 ms 线在 VDS = 20 V 时允许 ID = 30 A
• 100 °C derate 后,VDS = 10 V 时允许 ID = 30 A
• 应用要 15 V > 10 V → 不允许

DC 工况 Zth 退化为 Rth。最大允许温度上升 = 150 K(从 25 °C 到 175 °C),所以:

(与 quick ref 105 W 微差是 reading)

DC 状态 $P=Ima{x}^2\times RDS(on),175{}^{\circ }\mathrm{C}$,$RDS(on)$ 在 175 °C 是 27.6 mΩ:

刚好对上手册 61.8 A。

短脉冲下硅的热容尚未饱和,Zth < Rth。BUK7Y12-55B Fig 5 用一组占空比 $\delta =tp/T$ 参数化曲线(δ = 0.02 / 0.05 / 0.1 / 0.2 / 0.5 / single shot)。读图三步:

1. 横轴找你的 $tp$
2. 纵轴读对应 δ 曲线的 $Zth$
3. $\Delta Tj=Zth\times P$

算例(AN11158 §3.1.2):20 A / 40 V / 100 μs / 2 kHz / $Tamb=25{}^{\circ }\mathrm{C}$

• δ = 100 μs × 2 kHz = 0.2
• Fig 5 在 100 μs / δ=0.2 读 Zth = 0.4 K/W
• P = 20 × 40 = 800 W
• ΔT = 800 × 0.4 = 320 K → Tj 飙到 345 °C → 不允许

若单脉冲(δ → 0):

• Zth = 0.1 K/W
• ΔT = 800 × 0.1 = 80 K → Tj = 105 °C → 允许

静态特性表是手册最大的表,但只有 4-5 项是真正关键:V_(BR)DSS 给电压裕量、VGS(th) 给驱动设计、IDSS/IGSS 给关断 leakage、RDS(on) 给导通损耗。其余多是 OEM 质量统计用,设计时基本不直接用。

陷阱 6 — datasheet 定义 vs textbook 定义不同:textbook 里阈值电压是物理量(MOS 表面强反型条件),与 die size 无关;datasheet 把它定义为"$ID=1\mathrm{mA}$ 时的 $VGS$",所以是电流密度相关 → die 面积放大 die_area 倍,同样物理结构的 V_GS_th 数字会下降。比厂家时比 typ ± 容差范围,不要只比 min。

陷阱 7 — 低 V_GS_th = 高 leakage:看 Fig 6 第二图,subthreshold ID-VGS 在 5 V 漏源压下,VGS 从 0 到 3 V 之间 ID 跨 5 个数量级。低 V_GS_th 器件(比如 logic-level)在高温下漏电会爆。AN11158 提示 BUK9Y12-55B(更低 V_GS_th)对低栅压驱动更友好,但代价是高 T 关断 leakage 上升。

$\alpha =RDS(on)(Tj)/RDS(on)(25)$,Fig 8 给出归一化曲线:

• $Tj=25$ → α = 1.0
• $Tj=100$ → α ≈ 1.5
• $Tj=175$ → α ≈ 2.2(对 BUK7Y12-55B,8.2 × 2.2 ≈ 18 mΩ typ,手册 max 27.6 mΩ 留 setting 余量)

低 VGS 下,RDS(on) 还会因 VGS 不够把沟道完全打开而再升高(Fig 7 "Hot RDSon" 红线)。驱动 VGS 不足 + 高 Tj 是双重放大,在低成本驱动 + AEC-Q101 G2 这类场景常踩。

动态特性的核心是把开关过程拆成三段,每段对应不同的电流路径与功耗机制。栅极电荷曲线把这件事最简洁地表达出来,所以读手册第一步就要看这张图而不是直接看 t_d_on / tr 数字:

栅极电荷曲线把开关过程分成三段,每段对应不同的物理事件:

参见 Fig 9 / 10。从 $VGS=0$ 开始注入栅电荷:

1. 0 → $VGS,th$:$QGS,th$ 段。仅给 $CGS$ 充电,无电流流。$VDS$ 保持 $Vsup$。
2. $VGS,th$ → $Vplateau$:$QGS$ 完整段。沟道开始导电,$ID$ 线性上升到稳态值。$VDS$ 保持。
3. Miller plateau($Vplateau$ 段):$QGD$ 段。$VGS$ 不动,栅电流全部用来对 $CGD$ 反向充电,$VDS$ 从 $Vsup$ 下降到 $VDS,on$。开关损耗 Psw 的主要贡献者。
4. plateau 之后:$VGS$ 继续上升到驱动电压,$CGS$ 进一步充。在此之前器件已经处于完全导通态,这段只是"过驱动",让 $RDS(on)$ 达到 typ 值。

为什么 QG 比 C 更可信:$\Delta Q=\Delta C\times \Delta V$,而 C 强非线性($Crss$ 在 VDS 从 0 到 50 V 时下降 10×,见 Fig 11)。直接用 QG 算开关时间 $tsw=QG/IG,drive$ 就把非线性自动平均掉。

AN11158 强调 t_d_on / tr / t_d_off / tf 是电阻负载 + 特定 $RG,ext$ 下的测试结果。换成感性负载、不同 RG 立刻不同;高 GBW 设计真正要算的是 dV/dt = $Vsup/(QGD/IG)$ 和 di/dt 限制下的最小 tsw,而不是查这表。

MOSFET 有寄生体二极管,在同步整流或半桥死区里会被驱动到第三象限导通。手册给出 VSD(正向)、trr / Qrr(反向恢复)。Qrr 不仅决定续流损耗,还驱动 EMC(开关瞬间的振荡)。SiC MOSFET 体二极管 Qrr 比硅低一个数量级,这是 SiC 同步桥不需外接 SBD 的关键之一。