AEC-Q101 车规分立半导体认证

Q101 的修订史里,Rev E(2021-03-01)是结构性改版——之前 Rev D1 的 Table 2 是 26+ 项试验的平铺编号表,Rev E 才引入与 Q100 对齐的 A-E 组群和 A1/B1/E5 试验代号,并把 Appendix 7 从"Robustness Validation 关系指南"重写成带定量模型的 mission profile 方法(见第 8 节)。

引用条款时必须带 Rev 号——"Q101 test #26"(D1 的 UIS)和"Q101 Test E5"(E 版的 UIS)是同一个试验的两代编号,报告审核时对不上号就是版本混用。

核心应力试验(Group A/B)的样本要求是每 lot 77 颗 × 3 个独立生产 lot = 231 颗,零失效(§2.3.4)。Appendix 7(A7.3)自己把统计含义说破了:

• 231 颗零失效 = LTPD 1,即 90% 置信水平下失效率上限 1%。
• 这个样本量足以暴露设计/结构/材料的本征问题,不足以做工艺控制或 ppm 评估——低 ppm 靠产线筛选与过程控制(AEC-Q001/Q002),不靠认证。
• 3 lot 只是"批间波动的最低保证",要求真独立 lot(不同 wafer start),不许同 wafer 拆伪 3 lot。

Q101 明确鼓励用同 family 器件的既有数据抵扣试验(§2.2):family 按 Appendix 1 定义(同工艺/同封装体系),取"四角"代表(最高/最低电压、最大/最小 die)且必须用 worst-case 器件。两条铁律:

• Generic data 没有时效限制(§2.3.5 原文 "There are no time limits for the acceptability of generic data")——只要 family 定义仍成立且数据链完整。工程上常说的"Q101 报告 3 年过期要重做"不是 Q101 条款,是 OEM/Tier-1 采购规范(定期 requalification 条款)——审核时要分清依据是标准还是合同,别拿错武器。
• 三项试验禁止用 family 数据(§4.2):参数验证 PV(E2)、ESD HBM(E3)、ESD CDM(E4)必须用本器件实测。审报告先翻这三项——generic 数据冒充 part-specific 是最高频造假点。

失效处理(§2.5):任何失效必须查到 root cause、实施并验证纠正措施,否则不算通过;含失效的 generic data 未闭环不可用。判定"失效"的漂移判据见 §4.3。

湿度加速试验的偏压条款藏着一个对高压器件致命的细节:

对 60 V MOSFET,80% = 48 V,真实覆盖;对 650 V SiC MOSFET,H3TRB 实际只加 100 V ≈ 15% 额定——湿度 × 高电场的组合应力(潮湿环境下的高压漏电、离子迁移)在 Q101 框架里没有被真正试到。这就是模块级 AQG 324 增设 HV-H3TRB(80% 额定高压湿热)的原因;用分立 SiC 做 800 V 平台的,要么要求厂商提供 HV-H3TRB 数据,要么在 DV 里自补(见 DV 与 PV 详解)。

温循和间歇寿命的条件不是一个固定数,而是随封装能力换算:

• TC(A4):默认档 1000 cyc,-55℃ 到额定最高结温且不超过 150℃(无 175℃ 例外);缩到 400 cyc 的加速档有两个条件可选——TA(max) = 额定结温 +25℃,或结温额定 >150℃ 的器件用 TA(max) = 175℃(Table 2)。试验后按 §2.4 判 RDS(on) 漂移。A4a(TCHT/TCDT)对细键合线(≤5 mil)器件加开封拉力/分层检查。
• IOL(A5):通电自热循环,ΔTj ≥ 100℃,循环数 = 60000/(x+y),x/y 为该封装升温/降温分钟数(单循环最短 2 min 通/断),封顶 15000 cyc——15000 是最快封装档的最大需求,不是下限;ΔTj ≥ 125℃ 减半为 30000/(x+y),封顶 7500(Table 2A)。例:2 min 通 / 4 min 断的封装 = 10000 cyc(Table 2A Example 1)。审报告要核 x+y 假设——把 x+y 报大,循环数就"合法地"变少。
• HTGB(B2):1000 h @ 最高结温、栅极 ±100% 额定 $VGS$、器件关断;新技术首次认证要正负偏各 3 个 lot(SiC 的 NBTI 敏感正源于此);允许升温 25℃ 缩到 500 h。
• HTRB(B1):1000 h @ 最大额定 DC 反偏,允许下调环境温度补偿漏电发热以避免热失控;没用满额定反偏必须在报告里写明实际电压——审到"HTRB @ 90% VR"没有说明的,追问。

应力后判"失效"不只是功能坏,参数漂移超窗即失效(§2.4):

• 任何参数漂离初值 ±20% 即失效(击穿电压有例外:漂 >20% 且终值落在 datasheet 上限 ±20% 带内才判失效——§2.4.b 原文 "a failure only if the final reading is within 20% of the datasheet maximum value";终值远离该带的漂移可豁免)。
• 低阻专条:RDS(on) 额定 ≤ 2.5 mΩ 的器件,IOL/PTC/TC 后允许的漂移是绝对值 0.5 mΩ——因为 ±20% 对 1 mΩ 器件是 0.2 mΩ,已淹没在开尔文测量重复性里。
• 漏电:湿度试验后 ≤ 10× 初值,其余 ≤ 5× 初值;MOSFET 初值 <10 nA 的(IGSS/IDSS),放宽为湿度后 100 nA / 其余 50 nA(免得被测试机底噪误杀)。

Q101 的 ESD 试验(E3 HBM / E4 CDM,各 30 颗、1 lot)在 Table 2 里 accept criteria 一栏是"—":做完分级申报即可,标准本身不设最低等级。分级表:

"车规必须 HBM ≥ 2 kV"是 OEM/Tier-1 采购规范的要求,不是 Q101 条款——功率 MOSFET 栅氧天然脆弱,不少 qualified 器件只有 H1C。选型时按自己产线的 ESD 控制水平和 OEM SOR 定门限,别默认"Q101 过了 = 2 kV"。MM(Machine Model,AEC-Q101-002)在 Rev E 里已正式标注 DECOMMISSIONED,报告里再出现 MM 数据只是历史遗留。

UIS(Unclamped Inductive Switching)测的是"MOSFET 关断感性负载、无外部钳位时,靠自身雪崩击穿吃掉电感储能"的能力。关断瞬间 $Ldi/dt$ 把 $VDS$ 推过击穿电压,体二极管进入雪崩钳位,电感能量全部倾泻进管芯。器件吸收的总能量(考虑电源持续馈能):

其中 $VBR$ 是实际雪崩钳位电压(典型为额定 V(BR)DSS 的 1.2~1.3 倍),$VDD$ 是母线电压,$IAS$ 是关断瞬间电感电流。失效机制、温度退化、IAR/EAS/EAR 三参数的完整拆解见 MOSFET 雪崩耐量——本页只讲 Q101 怎么测。

AEC-Q101-004 §2 规定的 UIS 流程(Table 2 试验 E5,5 颗 × 1 lot):

• 单脉冲,栅压打到额定最大 $VGS$;L、$VDD$、起始电流由供应商申报(§2.3 Supplier Defined Variables)。
• 电感充磁到预定电流后关断,示波器监视 $VDS$/$ID$ 直到电感能量耗尽;然后以 ≤1 A 步进递增电流直到失效(§2.4.5)。
• 失效判据两条:雪崩期间阻断电压塌陷(热点烧穿),或能量耗尽后仍有电流(寄生 BJT 闩锁)——Q101 对分立器件闩锁的覆盖就在这一条里。
• 记录失效点的 $IAV$ 与 $VDS$,能力表达为"雪崩时间-电流"函数:$tAV=L\cdot IAV/(VDS-VDD)$(§2.4.6)。判"0 fail"的基准是失效点必须高于 datasheet 申报的雪崩额定值。
• 这是破坏性试验,测过的器件禁止出货(§2.1);它的定位是本征能力标定 + 工艺变更前后对比,不是产线筛选。

datasheet 上"100% avalanche tested"(如下文 NVMFWS3D0N08X)是厂商自加的产线筛选,在低于额定的能量点全数快筛缺陷管——和 Q101 E5 的 5 颗破坏性标定是两回事,谁也替代不了谁。

Table A7.1 的示例 mission(15 年、点火 12000 h、启停 54750 次)换算:

第三行是标准自己算给你看的警告:慢封装(x+y 大)的 IOL 默认档可能只有 mission 需求的一半。Ea 和 m 都是机理相关参数(Ea 0.21.4 eV、m 19),换机理要换参数,不能拿 0.7 eV 包打天下。

A7.3 的流程图给 Tier-1/器件厂协商定了三个出口:(a) Q101 默认条件够用;(b) 按 mission profile 加严试验条件/时长;(c) 走完整 Robustness Validation(SAE J1879/J1211 + ZVEI 手册)。出租车/网约车 24/7 工况、EPS 的堵转打轮高 ΔTj 工况,都是触发 (b)/(c) 的典型——在 Qualification Test Plan(§3.3)里把加严项钉成书面协议,别停留在会议纪要。

48 V 系统按 VDA 320 口径:正常工作 36~52 V,系统过压上限 60 V(低压安全界)。80 V 器件的 80% 使用纪律给出稳态天花板 64 V:

• 正常最大 52 V + 实测关断振铃 8 V = 60 V ≤ 64 V ✓
• 60 V 过压工况(降功率运行)瞬时逼近 64 V 线 → 振铃必须靠栅极软关断/缓冲压住,这个约束会在 10.3 再次出现。

按第 9 节 checklist 走一遍,这颗器件的审核要点:

• E2/E3/E4 是否本器件实测(§4.2);ESD 分级是 H 几 C 几——产线 ESD 控制按这个等级配置,不默认 2 kV。
• RDS(on) 3 mΩ > 2.5 mΩ,漂移判据用 ±20% = 0.6 mΩ(§2.4.b),不适用 0.5 mΩ 专条——刚好卡在专条边界外,审报告时确认供应商没用错窗。
• IOL 的 x+y:SO-8FL 小封装热容小,典型 2 min 通/2 min 断 → 60000/4 = 15000 cyc @ ΔTj ≥ 100℃(Table 2A),对照报告实际循环数。
• HTRB 是否满 80 V 偏压;H3TRB 80% = 64 V,低于 100 V 封顶,80 V 器件湿度覆盖真实 ✓(650 V 器件就没这待遇,见 §4.1)。

雪崩场景:过流保护硬关断。相过流阈值 80 A,2 管并联名义各 40 A;实测回路杂散电感(母排 + PCB)$Ls$ = 500 nH;雪崩钳位电压取 $VBR\approx 1.3\times 80=104$ V(假设值,量产前须实测修正);$VDD$ = 52 V。

均流假设下的单管雪崩能量与时间:

EAS 降额到实际起始结温:datasheet 的 110 mJ 标定在 Tj 25℃ 起始(IAS = 47 A、$VDD$ = 64 V),故障瞬间起始结温取 150℃,按热限一阶线性降额:

能量裕度 18 / 0.8 ≈ 22× ✓。到这里为止一切光鲜——然后并联不均流角来了:

• 并联 MOSFET 雪崩不均流:雪崩由 V(BR)DSS 最低的那颗先钳位,批内 BV 离散足以让单管独吞全部 80 A。单管 worst case:$Eav=3.2$ mJ($tAV\approx 0.77\mu \text{s}$),能量裕度掉到 5.6×,仍可接受;但 $IAS=80$ A 已超 datasheet 标定点 47 A——能量维过了,电流维出界,必须回 datasheet 的 IAS-tAV 曲线(该 datasheet Figure 12)确认 80 A @ 0.77 μs 在界内,或直接找厂商要标定外条件的背书。
• 工程收口:不把雪崩当主动保护(与 MOSFET 雪崩耐量 的结论一致)——过流关断改两级软关断把 $Ldi/dt$ 尖峰压到 $VBR$ 以下,根本不进雪崩;UIS 裕度只作为 survival window 保底。这同时解决了 10.1 的过压工况振铃问题。

按 Appendix 7 Table A7.1 核算(第 8 节模型):点火 12000 h @ Tj 均值 100℃ → Arrhenius(Ea 0.7 eV)等效 916 h @ 150℃ < HTRB/HTGB 1000 h ✓;启停 54750 cyc → IOL 需求 ≈ 12283 cyc(m = 2.5, ΔTj 55→100℃)< 15000 cyc ✓。EPS 特有风险:停车打轮/堵转工况的 ΔTj 远超均值假设,量产前用实车电流剖面重算 IOL 需求——这是 (b) 出口(mission 加严)最常见的触发点。

"PPAP Capable" ≠ 已交付 PPAP:向 onsemi 索取本器件 Q101 报告 + Certificate(App 2),签 Qualification Test Plan(§3.3)钉死 generic/specific 划分与加严项;PCN 义务(§3.2.1,提前通知期)写进采购合同;报告纳入 Tier-1 PPAP 证据链,NC 未闭环不放行(§2.5)。datasheet 的"100% avalanche tested"登记为产线筛选证据,不抵扣 E5 认证也不背书重复雪崩工况(§5.3)。

这七个坑的共性是把标准没说的事当成标准说了的事——每条都能追到具体条款,审核和选型时对号入座:

• G1 "qualified" 文字游戏:没有 AEC 认证机构(§1.3.1),一切靠自声明。"AEC-Q101 compliant"“designed to AEC-Q101"都不是 "qualified"——协商减免过样本/条件的器件只能叫 compliant per agreement。BOM 审计要看到报告,不是看到宣传页。
• G2 湿度试验偏压封顶:HAST 典型 42 V、H3TRB 最高 100 V(Table 2 A2)。650 V SiC 的湿度试验实际只加 15% 额定电压,湿度 × 高压组合失效是认证空白——高压平台必须追 HV-H3TRB 等效数据(§4.1/§6)。
• G3 并联雪崩不均流:并联 MOSFET 正常导通均流,雪崩不均流——BV 最低的管独吞全部电流。UIS 裕度必须按"单管吃满"算(§10.3),否则 2 并联的裕度凭空虚高 4 倍(能量 ∝ I²)。
• G4 EAS 只看能量维:datasheet EAS 有三个隐含条件——起始 Tj 25℃、标定 IAS、标定 $VDD$。起始 150℃ 时能量额度只剩约 1/6,电流超标定点时能量额度不适用,须回 IAS-tAV 曲线(详见 MOSFET 雪崩耐量 G1/G5)。
• G5 generic data 冒充 part-specific:E2/E3/E4 禁 family 数据(§4.2);family 抵扣必须是 worst-case 四角器件(§2.2)。审报告先查这三项 + family 定义,这是最高频的证据链注水点。
• G6 低阻器件用错漂移窗:RDS(on) ≤ 2.5 mΩ 的器件 IOL/PTC/TC 后判据是绝对 0.5 mΩ,不是 ±20%(§2.4.b)——±20% 对 1 mΩ 管是 0.2 mΩ,比测量重复性还小,谁用谁误判。
• G7 Cu 线器件漏查 Q006:铜线键合器件必须按 AEC-Q006 试验且 Q006 要求覆盖(supersede)Q101 对应条款(§1.3.1)。报告里没有 Q006 字样的铜线器件,键合可靠性证据不完整。

三个边界情况的共性是器件形态或工作条件落在 Q101 试验假设之外——标准没禁止,但默认档的证据力打了折:

• C1 裸 die / KGD 供货:Q101 允许用载体或替代封装认证裸 die(§1.3.3),但 Group A/C 的封装相关证据属于替代封装,不迁移到你的模组装配——SiP/模块集成商要自补组装级验证,或整体转 Q104。
• C2 结温 200℃ 的器件:TC 默认档温区封顶 150℃、400 cyc 加速档也只到 175℃(§4.2),HTRB/HTGB 温度由额定结温定——对 Tj 额定 175℃ 的 SiC,试验温度贴着额定跑,加速比趋近 1,"1000 h = 15 年"的换算不成立,寿命声明必须走 Appendix 7 或厂商加严数据。
• C3 Q101 / Q104 灰区:同封装双 die 并联/对管(dual MOSFET)业内惯例仍按 Q101 申报;die + 驱动/保护集成、半桥功率模块走 Q104(+欧系 AQG 324)。灰区器件(智能低边开关、带温感的 MOSFET)以供应商申报为起点,在 Qualification Test Plan(§3.3)里把适用标准和补测项书面钉死,别让"两个标准都沾边"变成"两个标准都没做全"。