PCMC Buck 控制环路设计:电流环 / 电压环 / 斜率补偿

电压模式控制(VMC):误差电压直接做 PWM 比较,简单但响应慢、受输入电压跳变影响大。

平均电流模式(ACM):取电流平均值做内环,比 VMC 快但实现复杂、需要电流采样滤波。

峰值电流模式(PCMC):取每个开关周期的电流峰值与外环电压误差比较,自带逐周期电流限制(短路保护免费)、对输入电压前馈天然(电感电流斜率随 Vin 变,直接体现在 PCMC 关断时刻),工业应用主流。

每开关周期上升沿:开关 ON,电感电流以斜率 $m1=(Vin-Vo)/L$ 上升。当电感电流达到外环电压控制器输出 $Iref$ → 关 MOSFET。剩余周期内电感电流以 $m2=Vo/L$ 下降到 0(CCM 下不到 0,DCM 下到 0)。

外环电压 PI 控制器拿 $Iref$ 当指令,内环就是电感电流追随 $Iref$ 峰值的"瞬态"控制——本质是逐周期数字带反馈的电流控制。

理想 PCMC 在 D < 50% 下稳定。但当 D > 50%(典型 5V 输出从 6V 输入降压,$D=(Vo+Vdrop)/Vin\approx 5/6\approx 83\%$),系统出现次谐振荡——交替周期的电感峰值电流不一致,频率为开关频率一半的振荡叠加在直流上,损耗增、纹波 +50%。

物理本质:微小扰动 $\Delta I0$ 在第 1 周期被关断时刻反应过度,下个周期电感初值变成 $-\Delta I0\cdot (m2/m1)$。当 $m2/m1>1$(即 $Vo>Vin-Vo$ 即 D > 50%),扰动周期间被放大;反之被衰减。这是经典的 negative-resistance instability。

在比较器一侧加一个人为下降斜率 $mc$ 叠加到电压环 $Iref$ 上(简单的话用一个三角波减法器),修改稳定性条件为 $mc+m2/(mc+m1)<1$。

工程经验:$mc\ge 0.5\cdot m2$ 就够覆盖所有 D 工况。$mc=m2$ 是"最优"补偿(deadbeat 响应),但太多斜率补偿会让 PCMC 退化成 VMC,失去 PCMC 的快速电流响应优势。

PCMC 系统是双环嵌套——电流内环跟踪 $Iref$,电压外环产生 $Iref$。两个环路有如下硬约束:

理由:电压外环看到的"被控对象"是闭环的电流环 + 输出 LC。如果电压环带宽接近电流环带宽,电流环还没稳定下来电压环就动作,两环耦合导致相位裕度急剧下降。

这一节先把“数字示例(PSIM AN006)”的判断维度收拢到同一视图里，后面的表格用于横向比较各选项的边界。

电流环 35kHz 接近 $fsw/3$ 已是上限——再高就开始受开关谐波污染。电压环 4kHz 是按"5-10 倍间隔"取值。

不是"仿一个 step response 看看"那种粗略——量产前必须用 AC sweep 测全链路:

1. 电流环开环传递函数 $Ti(s)$:幅度交越 ≥ 30kHz,相位裕度 ≥ 45°
2. 电流闭环传递函数 $Vo/Iref$:看是否光滑无谐振峰
3. 电压环开环传递函数 $Tv(s)$:幅度交越 ≥ 4kHz,相位裕度 ≥ 60°
4. 输入阻抗 $Vin/Iin$:看是否与上游 EMI 滤波器谐振(级联稳定性)
5. 输出阻抗 $Vo/Io$:看负载阶跃下电压跌深,典型要求 < 5mΩ @ DC

这一节先把“PSIM AC Sweep 4 类对比”的判断维度收拢到同一视图里，后面的表格用于横向比较各选项的边界。

工程实践:第一次仿真用 AC Sweep (2) 测闭环、第二次用标准 AC Sweep 验证关键频点。两次对照,数值相差 < 1dB 才能信。

注入扰动信号 amplitude 典型取正常工作值的 5-10%(AN006 取 0.05 = 5%)。太小被仿真噪声淹没,太大触发非线性、measured frequency response 不再准确。

同样叫 AC sweep，但在双环 PCMC Buck 里，微扰加在哪条信号链、probe 看的是返回比还是端口响应，会直接决定这张图对应的是哪一个物理对象。AN006 的真正价值，不是再讲一遍 PCMC 理论，而是把 5 条关键频域曲线和具体接线位置一一对上；只要注入点放错，后面的带宽、相位裕度和阻抗判断都会失真。

电流环开环 $Ti(s)$

微扰应加在 Io_fb，因为电流比较器真正看到的就是反馈电流信号。这里要测的是内环对电流误差的返回比，所以应使用 node-to-node AC Sweep Probe (loop)，而不是只看某个节点的单点响应。

电流闭环 $Vo/Iref$

微扰应加在 I_ref，再用普通 AC Probe 观察 V_o。这一步测的不是稳定裕度，而是外环眼中的 plant，也就是电流环闭合后输出电压如何跟随电流指令变化；外环补偿器真正要驯服的是这条曲线，而不是原始 duty-to-output 的 LC 双极点。

电压环开环 $Tv(s)$

微扰应加在 Vo_fb，并继续用 node-to-node loop probe 测返回比。这样得到的才是外环 PI、已闭合电流环和输出级共同构成的总环路，因此才有资格拿来判断约 4 kHz crossover 是否合理。

输入阻抗 $Vin/Iin$

微扰应直接叠加在输入源 V_in，分别测 V_in 和 I_in。这里的目标不是切环看稳定裕度，而是判断整个闭环变换器对上游母线呈现出的等效负载特性。

输出阻抗 $Vo/Io$

微扰应加在输出端口，分别测 V_o 和 I_o。这条曲线反映的是负载扰动真正看到的输出端刚度，也是评估负载阶跃跌落和多模块并联系统相互影响的基础。

这 5 条曲线里，前两条定义了外环设计所面对的 plant，中间一条给出外环稳定裕度，后两条则把级联稳定性和负载扰动判断统一回端口阻抗语言。

对外环来说，被控对象已经不是裸的 Buck LC，而是“已闭合电流环的受控电流源 + 输出电容 + 负载”。因此真正决定 PI 能否安全推进到约 4 kHz crossover 的，不是先验地假设 LC 双极点位置，而是 $Vo/Iref$ 这条 plant 曲线本身有没有谐振峰、额外相位滞后或异常滚降。先闭好内环，再测 $Vo/Iref$，最后才测电压环 loop gain，是双环设计顺序不能颠倒的根因。

同时，loop gain 和阻抗也不能混用同一套 probe。AC Sweep Probe (loop) 测的是扰动绕环一周后的返回比，适合电流环和电压环；输入阻抗与输出阻抗按定义是端口电压与端口电流之比，必须分别测 V 和 I，再在后处理中做幅值和相位的相减。把 loop probe 硬套到阻抗问题上，会把端口量和内部反馈量混在一起，物理意义反而不清楚。

AN006 给出的注入幅度看上去差很多，但它们并不是随手拍出来的经验常数，而是在遵守同一条小信号规则：扰动幅度应取被注入节点直流工作量级的约 5% 到 10%，既保证线性化有效，又不至于被数值噪声淹没。

• 电流环 loop gain：100 Hz 到 50 kHz，在 Io_fb 上注入 0.05，对应 35 kHz 左右的 crossover 验证。
• $Vo/Iref$：通常沿用内环的扫频窗口，让外环完整看到内环滚降与输出级动态。
• 电压环 loop gain：100 Hz 到 50 kHz，在 Vo_fb 上注入 0.25，对应 5 V 级反馈量的约 5% 扰动。
• 输入阻抗：10 Hz 到 50 kHz，在 V_in 上注入 1.2，对应 12 V 输入的约 10% 扰动。
• 输出阻抗：10 Hz 到 50 kHz，在 V_o 上注入 0.5，对应 5 V 输出的约 10% 扰动。

阻抗曲线本身也不能把 PSIM 给出的两条对数曲线直接当成答案。正确读法是：幅值上做 V 曲线减 I 曲线，相位上也做 V 相位减 I 相位，这样 $Vin/Iin$ 和 $Vo/Io$ 才真正回到阻抗定义。AN006 的结果显示，输入阻抗在 4 kHz 以下约为 9 dBΩ，即约 2.8 Ω，说明闭环 Buck 在外环带宽以内对上游呈现的是被控制塑形过的等效负载；这个量若与上游 EMI 滤波器的输出阻抗顶在一起，就会变成级联稳定性问题。输出阻抗在 10 Hz 约为 -72 dBΩ，即约 0.25 mΩ，这说明低频刚度主要来自外环持续钳住输出电压；一旦频率逼近并超过 4 kHz，外环逐步失去控制权，输出阻抗会上升，主导因素重新回到 LC 与 ESR。