MOSFET / SiC 栅极电阻选型 — 三段串联、false turn-on 与量产 screening

驱动与保护L3别名 MOSFET Rg 选型 · 栅极电阻选型 · intrinsic gate resistance · LS false turn-on · R_g screening · AN4191 · SiC Rg selection · 更新 2026-07-08

本质与导读

本质: 真正的 Rg 是 die 内不可调的 intrinsic Rg 与外部电阻串联。SCT3080AL 的 RGint = 13 Ω 是一个硬下限——即便外部取 0 Ω,实际开关路径仍是 13 Ω。die-level Rg 可因良率漏检出现 30 倍 outlier(AN4191:1.8 Ω vs 54/84 Ω),此时即便外部取 0 Ω 量产电路仍会崩(MOSFET 表面 84°C、buck 输出从 1.18V 跌到 0.473V)。Rg 设计 = 三段串联选型;Rg 量产 = 良率 screening。

主线坐标:第 5 站 · 逆变器(栅驱 + 功率模块) · ↑ 全景主线

核心要点

Rg 选型不是"取个差不多的外部值就完事",真正的工程问题是三段串联总和、die-to-die Rg 离散度与 false turn-on 约束。

Rg 总和 = RGint(die) + RGext(外部) + Rdrv(驱动 sink/source 路径) —— 任一项过大都触发 LS false turn-on 或开关损耗超标
SCT3080AL 硬下限:RGint = 13 Ω(SSOT:topic-sic-gate-loop-parameters §4.1)——即便外部 0 Ω、驱动 0 Ω,实际充放电电阻最小 13 Ω,不可绕过
同 batch 内 30× Rg 偏离是真实的:AN4191 测到 8 颗 DUT 里 #4 = 54 Ω、#8 = 84 Ω,vs typ 1.8 Ω
False turn-on 核心等式:ΔVgscoupled = Cgd × dv/dt × Rgofftot;需 < Vthmin − Vneg
RGon 与 RGoff 解耦:aggressor 的 RGontot 定 dv/dt,victim 的 Rgofftot 定 ΔVgscoupled——两者不对消,不能对称取相同值
−4V 关断偏置是承重件:0V 关断时 Vthmin 只有 2.7 V,ΔVgs 裕量不够;−4V 关断把门限拉到 6.7 V
量产 screening 必做:UIS / 静态 Rg 测试两选一,只看外部 Rg 不看 die-level Rg 是设计致命缺陷

topic-mosfet 是 L1 总论;topic-mosfet-vgs-selection 是栅压选型;topic-gate-driver 是驱动 IC 总论;topic-sic-gate-loop-parameters 是 SiC 全链路 Rg/Ls/Cgd 协同设计。

1. Rg 是什么 — die-level 内禀电阻

Rg 不是"我选的外部电阻",而是由 die 制程决定的内禀参数。从栅极焊盘到栅氧之间的电流路径上分布着三类电阻:

Polysilicon gate 电阻:gate 是多晶硅薄膜,有面电阻
Gate finger 几何:芯片中的 gate 是 mesh / finger 阵列,几何分布决定到各 cell 的传播阻
P-body 反向耦合:杂质浓度梯度影响等效阻

物理结构上(AN4191 Fig 1):driver 输出 → 焊盘 → polysilicon gate → P-vapor → gate oxide → channel。RGint 主要在 polysilicon + finger 段贡献。

datasheet 上的 Rg 值实际是间接测量(测开关时间反推),所以很少给 min/max,只给 typ。SiC MOSFET 的 RGint 比 Si 高得多——SCT3080AL 为 13 Ω,而同量级 Si MOSFET 通常在 0.5–2 Ω。

2. Rg 影响的三件事(AN4191 §3)

Rg 过大对量产电路有三类直接后果,每一类都对应一个失败模式签名。

2.1 上升/下降沿减速

Ciss × Rg = RC 充放电时间常数,决定 ton/toff。Rg 大时 ton 延长(VDS 仍在高位时 ID 已经流 → Psw 增大)、toff 延长(VGS 下降到 Vth 之后 ID 不立刻回零,在雪崩段继续流)。

2.2 LS False Turn-on(同步桥的杀手)

同步降压拓扑里,HS turn-on 时给 LS 的 VDS 出现 dV/dt 跃迁,通过 Miller 电容 Cgd 耦合到栅极。耦合电流公式:

i co u p = C g d \cdot \frac{d V d s}{d t}

这个电流流过 Rgofftot(RGint + RGoff_ext + Rdrvsink)产生压降。若 VGS 被抬高超过 Vth,LS 被误开通,形成 shoot-through。核心不等式:

Δ V g sco u pl e d = C g d \cdot \frac{d V d s}{d t} \cdot R g o f f t o t < V t hmin - V n e g

RGon 设 dv/dt、RGoff 承 ΔVgs——两者必须协同设计,这是区别于 Si 时代对称 Rg 思维的关键。

Rg 三段串联 + LS False Turn-on 回路

2.3 Driver / MOSFET 温升

Rg 拉高 → driver 在每次开关用更多能量给 Ciss 充电 → driver IC 自身温度上升。同时 MOSFET 开关损耗增大 → 自己也温升。两者叠加 → 容易超 driver IC 额定 Tj。AN4191 §3.3 测到驱动 73°C / 正常 37°C(差 36 K)。

3. UIS Test 评估 Rg —— 良率 screening 利器

UIS(Unclamped Inductive Switching)测试是评估 die-level Rg 的间接但高效工具,原因是 Rg 异常会在雪崩段延长 ID 下降时间、形成独特波形签名。

3.1 测试电路与条件

电路同 ST AN2344(见 topic-mosfet-avalanche §3.1):Vdd = 12/18 V,L = 10 μH,ton = 8 μs,T = 100 μs。低/高 Rg DUT 同条件 UIS。

3.2 Table 1 — 8 颗 DUT 离散度

同型号(120 A/40 V LL Vth)同批次 8 颗 DUT 实测,两颗 outlier 的 Ciss 也同步偏低:

#	Ciss (pF)	Coss (pF)	Crss (pF)	Rg (Ω)
1	5909	1208	210	1.80
2	5909	1289	220	1.83
3	5885	1296	220	1.80
4	3720	1289	114	54.00
5	5907	1079	214	1.81
6	5867	1295	218	1.95
7	5883	1296	220	1.87
8	2902	1288	83	84.00

6 颗合格(1.80–1.95 Ω,std dev < 5%) + 2 颗 outlier(54 Ω 和 84 Ω,30–47× typ)。如果产线只抽检不全检,2/8 = 25% 漏检率装到客户板上必出问题。注意:outlier DUT #4、#8 的 Ciss 也偏低(40% 降幅)——Rg 测试方法是从 Ciss 推出的,Rg 异常与 Ciss 异常往往同时出现。

3.3 高 Rg UIS 波形签名

低 Rg DUT(#5,1.81 Ω,Fig 4):VGS 下降的同时 ID 跟随下降 → Pd(三角形)在标准窗口内。

高 Rg DUT(#4,54 Ω,Fig 5):VGS 下降后 ID 反而持续上升——因为 Rg × Ciss 充放电延迟,沟道还没完全关断 → 雪崩段同时有沟道电流 + 体二极管雪崩电流 → Pd 三角形脉宽拉长 1.6 μs(标准件 1.7 μs vs 高 Rg 件约 3.3 μs)。加 50 Ω 外部 Rg 到正常件可复刻类似效果——证明 die-level Rg 异常对外观等效于外部加大 Rg,但良率源不可调。

3.4 Rg vs Tcase — 三种负载敏感度

同 DUT 加不同外部 Rg(0–50 Ω),三种负载下稳态 Tcase 实测如下。inductive 负载因关断有反向 EMF + 雪崩段拉长,对 Rg 最敏感;resistive 负载开关瞬态短,几乎不敏感:

负载类型	Tcase @ Rg=0	Tcase @ Rg=50Ω	ΔT
Inductive	113°C	140°C	+27 K(最敏感)
Capacitive	88°C	105°C	+17 K
Resistive	55°C	65°C	+10 K

Inductive 负载最敏感:电感关断时有反向感应电压把器件推到雪崩,Rg 慢 = 雪崩段更长、损耗更大。这是电机驱动、buck/boost 等含电感拓扑必须严格控 Rg 的物理根因。

Rg vs Tcase 三种负载对比

4. 量产案例 1 —— Buck-Boost 5V → -5V

电路:控制开关用 MOSFET,5V 输入 → -5V 输出,DCM 工作。Bad 件 #4(Rg=54 Ω)发生 OCP 触发而非单纯电压偏移。

参数	Good 件(Rg 标准)	Bad 件(#4,54 Ω)
漏极电压(Fig 13/14)	5V → -5V 干净跃迁	Vin 跌到 3.5V → 进入 OCP 模式
输出电压	-5V(spec)	输出失调
稳态波形	正常开关	drain 缓慢下降,VGS 已高但 drain 未掉

Bad 件失败机理:RGint 大 → toff 延长 → 等效 duty cycle 偏离 → 输出电压/OCP 阈值跑偏。表面看像 OCP 问题,根因是 Rg 良率。

5. 量产案例 2 —— Motherboard Sync Buck 12V → 1.5V / 30A

电路:VIN=12V、VOUT=1.5V、fsw=500kHz、IOUT,max=30A 的单相同步降压。

5.1 LS False Turn-on 完整机理

HS turn-on 瞬间,LS 的 VDS 出现 dV/dt 跃迁。等效电路(AN4191 Fig 17):Phase node → Cgd → Gate → (RGint + RGext + Rdrv) → GND,Gate 另一支挂 Cgs。

同步 Buck LS 误开通 Miller 耦合等效回路

Miller current $i co u p = C g d \cdot \frac{d V p ha se}{d t}$ 通过 Rgofftot 流到 GND。若 Rgofftot 太大,gate 电位暂时抬高过 Vth,LS 部分开通形成 shoot-through。

5.2 Rg=1.5Ω vs 4Ω 直接对比

两颗 RGint 不同的 LS FET 装到同一块板上,差异仅 2.5 Ω 即触发 false turn-on:

RGint	LS VGS turn-off 波形	后果
1.5 Ω(low)	VGS 平稳关到 0,无 bouncing	正常
4 Ω(high)	VGS 关后出现 spurious bouncing 超 Vth	shoot-through,Ploss ↑

注意:4 Ω 并不夸张——这只是 typ 数字的 2 倍,但已触发 false turn-on。Rg 容差 ±50% 不够用,典型规范要求 ±20%。

5.3 红外签名 —— 32.2°C vs 84.2°C

热成像(AN4191 Fig 20、21,空载/板上启动):

标准件:32.2°C(ε=0.98)
高 Rg 件:84.2°C(ε=0.98)

52 K 温差,在 spec sheet 上看不出,但量产/客户端表现是"这颗模组烫得不正常"。红外抽检是 Rg 良率问题最早浮出水面的渠道。

6. 量产案例 3 —— HDD Sync Buck 1.18V / 1.1MHz

电路:VOUT=1.18V、fsw=1.1MHz 的单相同步 buck,用 20V/5A SLL Vth MOSFET。

6.1 Good vs Bad 参数对比

这组对照实验中两件电容参数几乎相同,唯一差异在 Rg——最纯粹的 die-level Rg 离散验证:

项目	Good 件	Bad 件
Ciss(pF)	375.14	335.14
Rg(Ω)	2.98	125.02

Bad 件 Rg 是 typ 的 42 倍——die-level 制程偏离。

6.2 输出电压实测

Bad 件 converter 因关断延迟彻底失去 regulation,duty cycle 设计假设崩溃:

	Good 件	Bad 件
VOUT 稳态	1.172V(达标)	0.473V(掉 60%)
VOUT 纹波	< 5 mV	振荡明显

6.3 红外签名

Driver 和 MOSFET 都温升 = Rg 良率问题的双重 signature——只看 MOSFET 温度可能误判散热问题,必须同时看 driver 温度:

	Good 件	Bad 件
MOSFET 表面温度	35.4°C	87.4°C(+52 K)
Driver 表面温度	37.8°C	73.4°C(+36 K)

7. Worked Design — SCT3080AL 400V/15A 半桥 @ 100kHz 端到端 Rg 选型

这里给出 SiC 半桥典型应用的完整 Rg 选型流程,把第 1–2 节的物理结构量化为具体设计值。

器件与驱动参数(SSOT:topic-sic-gate-loop-parameters §4.1):

参数	值	来源
Ciss	571 pF	SCT3080AL datasheet TSQ50211 §11
Cgd(=Crss)	19 pF	同上
Cgs	552 pF	Ciss − Cgd
QGS	10 nC	同上
QGD	25 nC	同上
Qg	48 nC	同上
RGint	13 Ω	SCT3080AL §11,1 MHz open-drain 测量
Vthmin	2.7 V	25°C 规格下限
Vgp	≈8 V @ 15A	Vgp = Vthtyp + IL/gfs = 4 + 15/3.8
RthJC	0.86 K/W	同上

系统约束:

约束	值	依据
dvdt_max	30 kV/μs	OBC/辅助逆变器应用 EMI 软限
Voff	−4 V	UCC21750-Q1 推荐,RGint=13Ω SiC 必用负偏置
td_dead	500 ns	100kHz 对应设计死区
Rdrv_src ≈ Rdrv_snk	2 Ω	UCC21750-Q1 typ 输出阻抗

Step 1:RGon_ext 初算(dv/dt 约束)

dv/dt 在 Miller 平台段近似为:

d v d t \approx \frac{V d r v - V g p}{R g o n t o t \cdot C g d}

求满足 dvdt ≤ 30 kV/μs 的最小 Rgontot:

R g o n t o t \geq \frac{V d r v - V g p}{d v d t _{ma x} \cdot C g d} = \frac{10}{30 \times 1 0 ^{9} \times 19 \times 1 0 ^{- 12}} = \frac{10}{0.570} = 17.5 Ω

RGint + Rdrvsrc = 13 + 2 = 15 Ω < 17.5 Ω → 需 RGon_ext ≥ 2.5 Ω。

Step 2:False turn-on 约束收紧 RGon_ext

Victim 侧最小 Rgofftot(RGoff_ext = 0): $R g o f f t o t_{min} = 13 + 2 = 15 Ω$

False turn-on 判据:

Δ V g sco u pl e d = C g d \cdot d v d t \cdot R g o f f t o t < V t hmin - V o f f = 2.7 - (- 4) = 6.7 V

代入 Cgd 和 Rgofftot_min = 15 Ω,求 dvdt 上限:

d v d t < \frac{6.7}{19 \times 1 0 ^{- 12} \times 15} = \frac{6.7}{285 \times 1 0 ^{- 12}} = 23.5 \times 1 0^{9} V/s = 23.5 kV / μ s

这比 Step 1 的 30 kV/μs 更紧。新的 Rgontot 下限:

R g o n t o t \geq \frac{10}{23.5 \times 1 0 ^{9} \times 19 \times 1 0 ^{- 12}} = \frac{10}{0.447} = 22.4 Ω

RGon_ext ≥ 22.4 − 15 = 7.4 Ω → 选 10 Ω(E24 标准值,预留 34% 工程余量)。

Step 3:验算 RGon_ext = 10 Ω、RGoff_ext = 0 Ω 全链

R g o n t o t = 10 + 13 + 2 = 25 Ω

d v d t = \frac{10}{25 \times 19 \times 1 0 ^{- 12}} = 21.1 \times 1 0^{9} V/s = 21.1 kV / μ s (< 30 kV / μ s, 裕量 30%) ✓

R g o f f t o t = 0 + 13 + 2 = 15 Ω

Δ V g sco u pl e d = 19 \times 1 0^{- 12} \times 21.1 \times 1 0^{9} \times 15 = 6.01 V < 6.7 V (裕量 10%) ✓

V g s_{v i c t im, p e ak} = - 4 + 6.01 = 2.01 V < V t hmin = 2.7 V (裕量 25%) ✓

Step 4:Miller 平台时间(不超死区)

tpl a t e a u = \frac{QG D \cdot R g o n t o t}{V d r v - V g p} = \frac{25 nC \times 25 Ω}{10 V} = 62.5 ns ≪ 500 ns (8 \times 余量) ✓

Step 5:驱动功耗

双极驱动的栅极在 +18V 与 −4V 之间摆动,正负轨都对充放电做功,故功耗用总摆幅 $V d r v - V o f f = 18 - (- 4) = 22 V$ :

P d r v = Q g \cdot (V d r v - V o f f) \cdot f s w = 48 \times 1 0^{- 9} \times 22 \times 100 \times 1 0^{3} = 105.6 mW/switch

六管逆变器总驱动功耗:6 × 105.6 = 634 mW(UCC21750-Q1 2 W 额定内,余量 68%)。

最终选型结果:

项目	值	约束来源
RGon_ext	10 Ω	false turn-on 对 dvdt 的间接约束
RGoff_ext	0 Ω	RGint=13Ω 已足够,进一步加大会升 ΔVgs
Rgontot	25 Ω	10+13+2
Rgofftot	15 Ω	0+13+2
dvdt	21.1 kV/μs	30% 裕量
ΔVgscoupled	6.01 V	10% 裕量
Vgs_victim_peak	2.01 V	25% 低于 Vthmin
Pdrv/switch	105.6 mW	6 管共 634 mW

物理直觉(为什么 RGoff_ext = 0 Ω 是对的):SiC 半桥里 RGint = 13 Ω 已经决定了 Rgofftot 的主项。额外串联 RGoff_ext 只会升高 ΔVgscoupled,徒增 false turn-on 风险。降低 RGoff_ext(含试图"主动加速关断")需要有源 Miller 箝位而非减阻——这是区别于 Si 时代思维的关键。

8. 工程陷阱(Gotcha)

本节汇总 Rg 选型最常见的 7 类工程陷阱。

G1:SiC RGint 主导——"0 Ω 外部 = 15 Ω 实效"

许多 datasheet 把 RGint 放在 AC characteristics 附近,工程师习惯看 "gate resistance" 而以为是外部控制参数。SCT3080AL 的 RGint = 13 Ω 是硬下限——即便外部 0 Ω,实际开关路径最小 13 + 2(驱动) = 15 Ω。从 Si 迁移到 SiC 时若仍按 Si 思路选 RGon_ext = 1–2 Ω,换算出的 dv/dt 和 tplateau 会与实测严重偏离(高估速度 5–8×)。

G2:RGon 与 RGoff 解耦——aggressor vs victim

half-bridge 里 HS MOSFET 是 aggressor(其 Rgontot 定 dvdt),LS MOSFET 是 victim(其 Rgofftot 承 ΔVgscoupled)。两颗器件的 Rg 路径不对消。错误做法:对称取 Rgon = Rgoff,认为"自己控制自己的串扰"。正确做法:先确定 aggressor dvdt,再验算 victim 的 ΔVgscoupled < Vthmin − Vneg。本页 §7 worked design 就是这条逻辑。

G3:负偏置是 SiC 的承重件——去掉就崩

0V 关断时 Vthmin = 2.7 V,allowable ΔVgscoupled < 2.7 V。对 21.1 kV/μs 的 dvdt,这要求 Rgofftot < 6.7 Ω——而 RGint 单项已 13 Ω,在物理上不可能。去掉 −4V 偏置以节省驱动电源成本,直接把 ΔVgs 约束从 6.7 V 收缩到 2.7 V,必然触发 shoot-through。负偏置是电路的承重墙,不是可选项。

G4:同批次 30× outlier——25% 漏检率是真实风险

AN4191 实测 8 颗同型号同批 DUT,2 颗 Rg 比 typ 大 30–47×。如果只靠外观/端电测试不做 UIS 或静态 Rg 检验,outlier 器件会以"偶发 OCP 触发/模块异常发热"形式现场暴露,追溯成本远高于进料抽检。

G5:Inductive 负载对 Rg 最敏感——+27 K vs +10 K

AN4191 实测:同 DUT 外接 50 Ω 时,inductive 负载 Tcase 上升 27 K,resistive 仅 10 K,相差 2.7×。电机驱动/DC-DC 都是 inductive 负载——用 capacitive 或 resistive 测试结论来推断 inductive 工况会系统性低估损耗。设计余量必须在 inductive 条件下验证。

G6:RGoff_ext 增大会升高 ΔVgscoupled——与直觉相反

直觉认为"加大 RGoff 可以让关断更慢从而降低 dv/dt 和 false turn-on 风险"。这是错的:RGoff 在 victim 侧决定 ΔVgscoupled = Cgd × dvdt × Rgofftot——Rgofftot 越大 ΔVgscoupled 越大。降低 false turn-on 风险的正确做法是降低 aggressor 的 dvdt(通过加大 RGon_ext)或加负偏置或加有源 Miller 箝位,而不是加大 RGoff。

G7:datasheet Rg 是静态 1 MHz 测量值——动态有效值可能更高

RGint 的 datasheet 值通常在 1 MHz 或低 fsw 下测量。高频时 polysilicon 的趋肤效应和分布电容会使有效 RGint 升高。数值可用作设计下限(保守估计 dvdt),但实际测量 trise/tfall 时需按实测开关时间反推动态 Rg 做最终校核。

9. 角落分析(Corner)

设计在典型条件过了不代表过了极端角。三个关键 corner。

C1:高温角(Tj = 150°C)——Vth 漂移使 false turn-on 裕量收缩

SiC MOSFET Vth 温度系数约 −3 mV/°C。从 25°C 到 150°C(ΔT = 125°C):

Δ V t h = - 3 mV /^{\circ} C \times 125^{\circ} C = - 375 mV

Vthmin 从 2.7V 下降至约 2.33V。allowable ΔVgs 从 6.7 V(25°C) 收缩到 6.33V(150°C),缩减 5.5%。本页 worked design 结果 ΔVgscoupled = 6.01V 在 25°C 裕量 10%,150°C 下裕量变为(6.33 − 6.01)/6.33 = 5.1%——偏紧。高温量产考核时应在 Tj = 150°C 下测量实际 ΔVgs 并确认不越线。加热 DUT 到 150°C 后用 UIS 测试或脉冲波形测量 VGS 过冲是最直接的验证手段。

C2:高频角(fsw > 200 kHz)——RGint 硬地板逼近开关损耗天花板

随 fsw 翻倍,为维持 EMI 达标通常需要维持 dvdt_max 不变或降低。维持 dvdt = 21.1 kV/μs 时 Rgontot = 25 Ω 不变。但开关损耗 Psw ∝ fsw——100kHz 约 19W(估算,full bridge 6 switch),200kHz 约 38W,300kHz 约 57W,Tj 裕量会枯竭。更根本的天花板:RGint = 13 Ω 设置了 Rgontot 的最小值 = 15 Ω,对应 dvdt 上限 = 10/(15 × 19×10^-12) = 35.1 kV/μs。想进一步提速只能换低 RGint 的新一代 SiC 器件(如 ROHM 5th Gen <10 Ω)或主动门驱动(topic-active-gate-driving-deep)。

C3:Rg 工艺 outlier 角(量产漏检)——双 signature 识别法

如果进料抽检未发现高 Rg 件,板级失效现象是:①单颗 MOSFET 红外异常烫 + ②同位置 driver IC 也异常烫。这个双 signature(MOSFET + driver 同时温升)区别于散热问题(只有 MOSFET 烫)和 shoot-through(电流峰值异常)。发现此 pattern 时标准追溯流程是:取下该 MOSFET 做 1MHz 静态 Rg 测量,与 datasheet typ 对比;若 >3× typ 即为 outlier,追溯批次号。AN4191 实测案例(§6)提供了数字锚点:Rg = 125 Ω(typ 2.98 Ω 的 42×)时输出电压掉到 0.473V/MOSFET 温度 87.4°C/Driver 温度 73.4°C。

10. 量产 screening 规程

量产环节是 Rg 良率防线的最后一道闸。下面的 screening 层次按性价比排序。

10.1 设计阶段闸

设计师在选型时按以下顺序排查:①计算 Rgontot 和 dvdt;②验算 false turn-on 余量 ΔVgscoupled < Vthmin − Vneg;③确认 Miller plateau 时长 ≪ 死区;④计算驱动功耗 ≤ driver 额定 × 0.7。

10.2 量产进料 screening

UIS 抽检(每批次 ≥ 20 颗,推荐首选):VGS 关断后 ID 应跟随下降;如出现 ID 反向上升即 RGint outlier。静态 Rg 测试(如设备支持):直接测 die-level Rg,设定 ±20% 容差。

10.3 板级出厂 screening

红外抽检:同板上同位置 MOSFET 表面温差应 < 10 K,若 > 30 K 表明 Rg 离散。驱动 IC 温度监控:driver 比标准件高 > 20 K = Rg_total 异常 signature。

10.4 失败模式快速诊断

本表汇总各种板级现象与 Rg 根因的映射,帮助快速缩短追溯时间:

现象	可能根因
单颗 MOSFET 红外异常烫 + driver 也烫	RGint outlier
同 batch 全部 converter 输出电压偏离	die-level Rg 整体偏高
偶发 shoot-through	LS false turn-on(Rg 边界)
VOUT 掉到 40–60%(无 OCP 解释)	Rg 异常延迟关断,duty cycle 失调
雪崩耐量与 datasheet 不符	Rg 异常拉长 tav(见 topic-mosfet-avalanche §2–3)

Cross-references

← 索引
L1 总论:topic-mosfet —— MOSFET 基本工作原理
栅压选型:topic-mosfet-vgs-selection —— VGS_th / VGS_max 跨厂家对比、TDDB 加速模型
雪崩耐量:topic-mosfet-avalanche —— UIS 测试 + Rg 对雪崩窗口的影响
手册解读:topic-mosfet-datasheet-reading —— QG 与 Rg 共同决定开关时间
SiC 全链路 Rg 设计:topic-sic-gate-loop-parameters —— SCT3080AL 端到端 Rg/Ls/Cgd 协同设计(SSOT)
驱动 IC 总论:topic-gate-driver —— driver pulldown 路径、Miller Clamp
驱动 IC 选型:topic-gate-driver-ic-landscape —— 量产 IC 实例
有源门驱动:topic-active-gate-driving-deep —— 突破 RGint 硬下限的动态 Rg 方案
串扰抑制:topic-phase-leg-crosstalk-suppression-deep —— false turn-on 全模型(含 Cgs 外挂、负偏置、有源 Miller 箝位)