Multi-phase Interleaved Buck 多相交错 Buck

功率级L1别名 Multi-phase Buck · Interleaved Buck · 多相 Buck · 交错并联 Buck · VR · VRM

本质与导读

本质 N 相 Buck 并联、相位错开 360°/N:每相电流降到 Iout/N 让导通损耗按 N 分摊,纹波在输出端按 1/N^2 抵消(4 相输出电容只需 1/16),这是 CPU/GPU/服务器与 EV 12V/48V DC-DC 大电流供电的标准解。代价是必须做相间均流——否则一相先过载炸。

主线坐标:旁支 · 低压控制域 · ↑ 全景主线

1. 为什么要多相

1.1 单相 Buck 在大电流下的瓶颈

100A Vcore 0.8V Buck 设计:

  • 电感电流峰 ≈ 100A → 选 100A+ 电感,体积 1 寸厘米级
  • MOSFET 持续 100A → 单管 Rds 0.5mΩ,全部损耗 5W,发热
  • 输出纹波电流 = 100A × 30% = 30A → 输出电容需要 100 颗 100uF
  • 单相 PCB 走线 100A → 铜厚 + 多层并联

单相 100A 设计成本高、体积大、可靠性差

1.2 多相 Buck 的解决

把 1 个 100A 相 → 拆成 N 个 100/N A 相,相位错开 360°/N:

  • 每相电感小 (10A 电感 vs 100A 电感)
  • 每相 MOSFET 损耗低 (10A² vs 100A²,损耗 1/100 × N = 1/10)
  • 纹波 1/N² 抵消 → 输出电容需求大幅减少
  • 散热分摊到 N 个区域

2. 相位错开 360°/N

N 相 Buck 每相相位错 360°/N:

4 相 Buck 纹波抵消 — 每相相位 90°,输出端纹波几乎抵消

N相位差纹波抵消比 (理论)
11
2180°0.25 (D=0.5 时几乎全抵消)
3120°0.11
490°0.06
660°0.03
845°0.02
1230°0.01

关键公式:N 相纹波系数:

实际纹波抵消最大时刻:D = m/N (m 整数),纹波理论为 0。

实操:VR13 typical D=0.05 (12V→0.6V),用 8 相;D=0.5 (12V→6V) 用 2 相即可。


3. 输出电容缩减

单相 N=1,纹波电流 ;N 相,纹波电流 (理想抵消)。

输出电容:

N=4 vs N=1:输出电容缩减 16 倍——这是多相 Buck 最直接的成本优势。


4. 多相 Buck 的关键挑战

4.1 相间均流

理论上 N 相平均分担电流,实际电流不均匀——一相过载,先到 SOA 边界:

不均流原因:

  • MOSFET 参数离散 (Rds 容差 ±10%)
  • 电感参数离散 (L 容差 ±10%)
  • PCB 走线长短不一 → 等效阻抗差
  • Driver 时序漂

解决方案:

  • 每相电流检测:DCR sense (电感 DCR) 或 RDS sense (MOSFET Rds) 或 Shunt
  • 均流环路:每相单独控制环 + 总环
  • 典型容差:控制到 ±10% 以内可接受,±5% 优秀

4.2 相位失锁

如果某一相出现故障 → 必须 快速 phase shedding (停掉那一相) + 重新分配相位 给剩余相。否则负载电流增大 → 剩余相过载。

实操:VR13/VR14 控制器有 phase shedding 机制,FET 故障 < 10μs 内 reconfigure。

4.3 启动浪涌

N 相同时启动 → N × 突破限制。解决:相位逐个软启动 (Soft Start)。


5. 多相 Buck 的硬件实现

5.1 DrMOS / Power Stage

现代多相 Buck 每相用集成 DrMOS (Driver + 2 MOSFET 集成模块):

DrMOS厂家电流频率集成度
TPS56C215TI30A1.5MHz控制+driver+FET
FDMF6708Onsemi50A1MHzdriver+FET
TDA21490Infineon90A2MHzdriver+FET
ISL99227Renesas60A1.5MHzdriver+FET
IR3527Infineon (now)30A1MHzdriver+FET

特点:DrMOS 把高频开关、驱动、温度感应都集成,PCB 只需要 1 个 DrMOS + 1 电感 + 旁路电容

5.2 控制器 (Controller)

多相控制器协调 N 相的相位 + 均流:

控制器厂家相数应用
MAX17480Maxim4-phaseServer / CPU VR
TPS53627TI6-phaseIntel VR12.5/13
ISL68137Renesas7-phaseCPU VR
XDPE15284Infineon4+1 phaseVR14
ADP1052ADI4-phaseTelecom

主控接口:

  • PMBus (I2C 派生) → 上位机配置/监测
  • VID (Voltage Identification) → CPU 告诉 VR "我要多少 V"
  • PSI (Power State Indicator) → 控制 phase shedding

5.3 输出电容布局

多相 Buck 输出电容 必须在 N 个相的几何中心——否则某些相到电容路径长 → 不均流。

布局规则:

  • 高频陶瓷电容 (10-22μF MLCC) × 多颗,靠近每个 DrMOS
  • 中频钽电容 / 聚合物电容 (100-470μF) 放在输出 bulk 区
  • 低频电解 (1000-2200μF) → 大电流时不需要,小电流 POL 可有

6. 典型应用

6.1 CPU/GPU VR (Voltage Regulator)

CPU/GPU VR 是多相 Buck 最大量产场景 — Intel / AMD / NVIDIA 头部 100A-1000A 几乎全用 6-32 相:

  • Intel VR13/VR14 (Xeon): 6-16 相,1MHz,200-500A,Vcore 0.6-1.5V
  • NVIDIA H100 GPU: 32 相,1MHz+,1000A,Vcore ~0.8V
  • AMD EPYC: 8-12 相,Vcore VID 控制

6.2 服务器 12V→1.2V POL

服务器 motherboard 上有几十个 POL(Point-of-Load),每个用 4-8 相多相 Buck 给单个 SoC/SRAM 供电:

  • 数据中心 server motherboard 上有 10-50 个 POL,典型 4-8 相

6.3 EV HV-LV 12V/48V DC-DC

EV HV→LV 辅助 DCDC 也走多相 — 大电流分散散热 + 单相故障不全废:

  • EV 12V 辅助供电: 4-6 相 Buck,Vin = 350-800V (DC bus),Vout = 12V/100A
  • 48V mild hybrid: 多相 Buck 48V→12V

6.4 基站 / Telecom 48V→12V

5G AAU + Telecom backplane 在 48V→12V 也用多相,功率密度 + 散热是核心驱动:

  • 5G AAU 基站、Telecom 48V backplane 转 12V/24V

7. 多相 Buck vs 单相 Buck 对比

下表把"30A 以上电流时多相为何反而便宜"的工程化结论拆到 7 个维度看:

维度单相 Buck4 相 Buck
单相电感 (100A) 每相 (25A)
输出电容 (相同纹波) (100 颗) (~6 颗)
散热集中,需要风扇4 区域分散
单点失效全功能失效4 相损失 1/4 (其它仍工作)
PCB 面积大 (单点高电流)小 (分散低电流)
控制复杂度简单中等 (需均流)
成本高 (大电感+大电容)中 (多 DrMOS 量大,平均成本低)

关键认知:电流 ≥ 30A 多相 Buck 通常已比单相便宜(部件成本下降 > 控制复杂度上升)。


8. 多相设计核心公式

8.1 每相电流

多相 Buck 设计第一步是按相数 N 把总电流均分,后续电感 / 电容 / MOSFET 选型都基于单相值:

8.2 每相电感

按单相 Buck 公式,电流改成 ,纹波 :

8.3 等效电感

N 相等效电感 = ——这就是为什么多相瞬态响应快。

8.4 输出电容 (大信号瞬态)

负载阶跃 时电压下垂:

(等效阻抗 )

关键认知:多相 小 → 同样 要求下 大幅减少。


9. 5 个常见陷阱

多相 Buck 设计 失败模式集中在 5 个坑:

陷阱描述预防
不均流一相过载先炸每相 sense + 均流环,容差 ±10%
启动浪涌N 相同时启动 → 输入电源过载Soft start + 相位逐个启用
输出电容布局错电容偏向某几相 → 不均流加剧电容布置在 N 相几何中心
相位失锁一相故障未 shedding → 剩余相过载控制器选有 phase shedding 功能
高频感应耦合多相之间感应耦合 → 控制环耦合振荡电感间距 ≥ 高度的 3 倍,垂直放置

核心要点

  • 多相 Buck = N 相 Buck 并联,相位错开 360°/N——电流分摊 + 纹波抵消。
  • 纹波理论 抵消——4 相输出电容比单相省 16 倍。
  • 主流应用:CPU/GPU VR / 服务器 POL / EV HV-LV / 基站 48V→12V
  • 每相电流 = ,每相电感 = ——等效电感 ,瞬态响应快
  • 相间均流是最大挑战——MOSFET/电感/PCB 离散误差导致,需电流 sense + 均流环。
  • DrMOS (Driver + MOSFET 集成) 是现代多相硬件的基础。
  • 主控接口:PMBus + VID → CPU 告诉 VR 目标电压。
  • N 相相位失锁 → phase shedding 必须 < 10μs 重配置。

Engineering Objects

引用此页的结构化 Engineeri…

引用此页的结构化 Engineering Object(v2.0 Copilot 自动生成,不要手动编辑此段)。

  • case · case_48v_mild_hybrid — 48V Mild Hybrid System
  • case · case_cpu_vrm_48v_fcml — CPU VRM 48V→1V FCML (Intel VR14 / NVIDIA H100)
  • case · case_dc_dc_400v_to_12v — EV 400V→12V DC-DC Converter (2-3kW)
  • mechanism · mechanism_phase_interleaving — Phase Interleaving (Multi-Phase Buck)

Cross-references