运放电路 Cookbook（Op-Amp Application Catalog）

OPA68x 在硅片内带 High-Set / Low-Set 两个输入,把饱和电平钳到指定值(在 ±Vsup 之间,可以是地或反号)。优点是钳位精度由 set-pin 决定,不再依赖电源轨。x=8 单位增益稳,x=9 增益 $\ge 4$ 稳。常用在视频信号同步剥离、ADC 输入保护。

不用 voltage-limiting 器件时,可以用普通运放 + 4 个外部电阻 + 2 个二极管(1N4148)实现钳位。设计三条关键式子(以图中 ±15 V 双电源、$Vref=-15$ V 为例):

翻转沿的速率由运放 slew rate 决定,不会比正经比较器快——这种电路只在"已经有运放、想省一个 IC"时用。

最基本的隔离器,$EO=EI$,输入阻抗 $\approx A\cdot Zin,open$(对 THS4001 算下来 $\ge 10\mathrm{M}\Omega$),输出阻抗 $\approx Zout,open/A$(THS4001 $10\Omega /10000\to 0.001\Omega$)。带宽就是 GBW 本身,无电阻分压损耗。

输入电阻 $RI=10\mathrm{k}\Omega$、反馈是 $R2+RO=100\Omega +10\mathrm{k}\Omega$ 的微调电位计——靠 pot trim 补偿电阻容差。增益 $\approx -1$,但能精确到 0.1 %,做高精度反相缓冲。

两运放级联(第一级 $\times -1$ 反相,第二级 $\times -1$ 再反相),取 $EO+$ 和 $EO-$ 做差,p-p 摆幅 $4EI$,比单电源轨还大。早年驱动 push-pull 末级常用,现在被全差分运放(THS4131 系列)替代。

标准电池(Eref ≈ 1.018 V)绝不能直接接低阻表(20 kΩ/V 的表会拉电流烧毁标准源)。串个 voltage follower 把内阻拉低,但 follower 自身的 $Ib$ 是泄漏路径——选 chopper-stabilized 运放(TLC265x 系列 $Ib$ 极低)是必修。

6 V Zener 钳出 $Vz$,再除以 $R2$ 设流:

负载阻抗下限 $RL,min=Vsat/I=13.5/0.02=675\Omega$,超过这个值运放就饱和、电流不再恒定。

电位计 $RO$(decade box)+ 标准源 $Eref$ + 反相放大,$EO=\frac{RI+RO}{RI}Eref$,$RI=1000\times Eref$ 时可在很宽范围扫出稳定基准。

双运放镜像,从单一 $Eref$ 同时产生 $+EO$ 和 $-EO$。第二级是单位增益反相,把第一级输出取负——做仪表系统的 ±5 V/±10 V 基准很省事。

$EO=-\frac{1}{RICO}\int EIdt$。问题:offset current $Ib$ 在 $CO$ 上积出 $\Delta V/\Delta t=Ib/CO$,长时间运行必漂出 ±Vsat。修法两条:(a) chopper-stabilized op-amp(TLC265x,$Ib$ < pA),(b) 在 $CO$ 两端并 reset 开关,周期归零。典型值 $RI=100\mathrm{k}\Omega$,$CO=1\mu \mathrm{F}$,增益 $=-10$/s。

在 $+$ 端加一个 ZERO pot($\pm$ 端 ±supply 跨接 10 k POT)和一个 regeneration pot($R2=100\mathrm{k}\Omega$,$R3=10\mathrm{M}\Omega$ 到 $-$),按以下顺序调:

1. 输入开路、reset 开、regen pot 居中 → 调 ZERO pot 让输出保持 0
2. 打开 reset、加任一极性输入、积到 $\pm 10$ V 之间、断输入
3. 若输出衰减 → 增 regen;若继续涨 → 减 regen
4. 重设 regen 后回到步骤 (1)

regen 等效于把开环 DC 增益逼近无穷大、抵消电容漏电。

3 路输入 $R1=R2=R3=100\mathrm{k}\Omega$ 都接到同一虚地:

一颗运放替代独立的 summer + integrator——模拟计算机时代的核心 trick。

T 网络:两个 $RI=1\mathrm{M}\Omega$ 串联,中间 $CI=1\mu \mathrm{F}$ 旁路到地;反馈是两个 $CO=1\mu \mathrm{F}$ 串联 + $RO=10\mathrm{k}\Omega$ 旁路。

约束 $CO=CI/2$,$RO=RI/2$。

两个 $RI=100\mathrm{k}\Omega$ + 两个 $CO=1\mu \mathrm{F}$ 对称分布在 $\pm$ 两端:

输入对共模噪声免疫,做差分采样积分。

$CI=100\mu \mathrm{F}$ 串在 $+$ 端反馈回路、$R2$ 接地——DC 不被积(因为 $CI$ 把 DC 隔到地),只对 AC 分量积分,自然不会饱和。

$EO=-10EI-\int EIdt$——同时输出原信号和它的时间积分,用在补偿、控制环。

$EO=-RO\cdot CI\frac{dEI}{dt}$。致命问题:rate of closure 约 40 dB/decade,本质不稳定;且高频增益 $\propto f$,把噪声放得比信号还大。永远要加补偿。

输入加 $RI=1\mathrm{k}\Omega$,与 $CI=0.1\mu \mathrm{F}$ 形成高频转折:

高于 $fO$ 之后电路退化为电阻反馈放大器,稳定。

反馈再加 $CO=0.001\mu \mathrm{F}$ 与 $RO$ 并联,双高频截止。约束 $RI\cdot CI=RO\cdot CO$(漂移补偿),效果是噪声门窄一倍。

$EO=-EI-\frac{1}{100}\frac{dEI}{dt}$——同时输出原信号和它的导数,做 PD 控制律的模拟实现。

3 路 $10\mathrm{k}\Omega$ 并到虚地,反馈 $10\mathrm{k}\Omega$:$EO=-(E1+E2+E3)$,各输入互相隔离,$Zin$ per input $=10\mathrm{k}\Omega$。

$R1=1\mathrm{k}$, $R2=10\mathrm{k}$, $R3=100\mathrm{k}$,$RO=100\mathrm{k}$:

按 $RO/Rn$ 倍率加和。注意各路 $Zin$ 不同。

两支 $R2=10\mathrm{k}$ 并到 $+$ 端,$R{2}^{\prime }=10\mathrm{k}$ 把 $E2$ 也压到 $+$ 端,非反相增益 $\times 2$ 抵消 $1/2$ 分压。结果 $EO=E1+E2$(同相),$Zin=\frac{3}{2}R2=15\mathrm{k}\Omega$。

3 路 $30\mathrm{k}$,$RO=10\mathrm{k}$:$RO=RI/n$,输出 $-(E1+E2+E3)/3$。未用的输入要接地——否则相当于"少了一份",平均值偏移。

$RO+R{O}^{\prime }=R1\Vert R2\Vert R3$ 是平衡约束。微调 $R{O}^{\prime }$ 让 $E1=E2=E3$ 时 $EO=E1$。

对称 4 电阻经典电路:$R2=R1$、$R3=RO$ 时

关键:电阻比要对称,1% 容差时 CMRR 只有 $\approx 40\mathrm{dB}$,0.01% 才到 $80\mathrm{dB}$。要更高就用 instrumentation amp(INA 系列,3 运放结构,内匹配)。

4 输入,$EO=-E1-E2+E3+E4$。把 $E1/E2$ 当 $-$ 路、$E3/E4$ 当 $+$ 路,两个"floating"输入分别跨 $E3$-$E1$ 和 $E4$-$E2$ 接,做加减混合。

正负两路输出 $EO$ 与 $EP$,差分 $EO=(RO/RI)(E2-E1)$。$EP$ 由内部偏置决定但差分稳。驱动 floating load(扬声器、电桥)。

大部分应用里"决定性能"的不是 70 多个 spec 中的某一个综合指标,而是其中一两个 limiting 项:

• DC 应用:DC drift 是限制点。drift = $Vos$ 温漂 + $Ib$ 流过等效源阻在两端的不平衡。两端到地的等效阻做匹配(non-inv 端加一个等于反相端 $RI\Vert RO$ 的电阻),让 $Ib$ 漂移近似抵消、只剩"差分电流漂移"。
• 高速/视频:GBW + slew rate + 输出摆幅,排除 99% 通用器件
• 大电流输出:封装功耗 + 短路保护 + 输出级类型(rail-to-rail vs 经典 BJT)
• 超低噪声:输入电压噪声 $en$ vs 电流噪声 $in$,源阻抗大时由 $in\cdot Zs$ 主导
• 微功耗:静态 $IQ$,但牺牲 GBW

开环规格(开环增益 / 输入阻抗 / 输出阻抗 / 噪声)是器件本征,所有闭环结构都派生自这些;闭环规格(闭环带宽 / 输入阻抗 / 输出阻抗)是开环规格 × 反馈倍率的结果。Datasheet 给你 $AOL$,你算 $ACL$;给你 $Zin,open$,你算 $Zin,closed=Aloop\cdot Zin,open$。

把上面两条原则落到具体决策,SBOA092B Section III 给出了一个 7 步问卷——填完这 7 项,99% 情况下市面候选只剩 3-5 颗,选最便宜的就行:

把这 7 项填完整,99 % 情况下市面上只剩 3-5 颗候选,选最便宜的那颗就行。

本设计针对 EV 12 V 辅助回路的低侧电流检测,目标是在 AEC-Q100 Grade 1 全温度范围内实现 < 2% 精度。

差分放大场景关键三项:

输入共模范围为 0 到 $Vcc$(Rail-to-Rail 输入),单 5 V 供电下 50 mV 共模完全在范围内。

分流器满量程输出:

所需增益:

4 电阻差分放大拓扑,$EO=(R2/R1)(E2-E1)$,选 E96 系列 0.1% 匹配电阻:

带宽限制(抗混叠,针对 TC397 ADC 采样率 ≥ 1 MHz):加 Cf = 47 pF 跨接 R2 / R4:

GBW 裕量校验:

分流器满载功耗校验(WSLP2512 额定 3 W):

误差预算以输入端等效为准(除以增益 40.16),再折合成电流误差。温度跨度 165 °C(−40 到 +125 °C)。

结论:shunt TC 与初始精度主导全部误差;运放 Vos + 温漂合计 < 0.01%,不是瓶颈。提升精度路线:① 换低 TC 分流器(Isabellenhütte BVZ 系列,< 10 ppm/°C)→ 误差降至 < 0.01%;② 工厂单点校准补偿初始精度。

4 个外部电阻的容差是系统 CMRR 的真正瓶颈,与运放内部 CMRR = 120 dB 无关:

其中 ε = 0.001 = 0.1% 相对容差。共模输入最大 50 mV,折合输入端共模误差:

若改用 1% 电阻,CMRR 仅 60.2 dB(ε = 0.01，G = 40.16):$VCMerr=50\mathrm{mV}/1029=48.6\mu \mathrm{V}$,约 9.7 mA 误差——比 0.1% 方案差 10 倍。

有效带宽 33.9 kHz,输出端噪声:

信噪比:

Ib 误差:$5\mathrm{pA}\times 100\mathrm{k}\Omega =500\mathrm{nV}$,CMOS 输入下可忽略(< 0.1 mA)。

以下元件组合实现 40 V/V 差分放大、33.9 kHz 带宽、全温精度优于 0.02%(不含分流器 TC)。

CMOS 输入运放(OPA2188-Q1)在 −40 °C 时 $Ib$ 仍 < 5 pA,几乎无影响。但若因成本替换为 BJT 输入运放(如 OPA277-Q1,$Ib$ 典型 1 nA @ 25 °C,但 $Ib$ 随温度按 $Ib0\cdot e^{-(T/T0)}$ 变化):在 −40 °C 时 BJT 基极电流可达 25 °C 的 510 倍 = 510 nA。若非反相端有 100 kΩ 源阻且未做 $Rcomp$ 补偿,误差可达 $10\mathrm{nA}\times 100\mathrm{k}\Omega =1\mathrm{mV}$——在 100 mV 满量程下即 1%。冷启动精度不满足时,换 CMOS/JFET 输入运放或加 $Rcomp$ 补偿。

当差分放大器输入超出 $Vcc$ 或跌至 0 V 以下(如外部短路、浪涌),运放输出进入饱和;当输入恢复正常后,运放需要 $trecovery$(过驱动恢复时间)才能回到线性区。OPA2188-Q1 的过驱动恢复时间约 10~50 µs(取决于过驱程度)。若 ADC 在运放恢复期间采样,读到中间过渡值。防御措施:在输入端加肖特基保护二极管对(钳位到 $Vcc+0.3\mathrm{V}$ / $0\mathrm{V}-0.3\mathrm{V}$),并在系统层设置过驱动检测标志,ADC 数据标记为"无效"直到运放恢复稳定。

在 +125 °C 时,若 5 V 轨电压下跌(宽容差设计允许 $Vcc=4.5\mathrm{V}$),运放输出满量程降低;同时若分流器共模电压因线阻增大而接近 0 V,部分运放(BJT 输入)可能进入输入"盲区"(Vcm < Vcm_min)导致输出翻转。OPA2188-Q1 的 Rail-to-Rail 输入在 $Vcc=4.5\mathrm{V}$ 下 Vcm 可到 −0.1 V,仍有 100 mV 裕度;但若共模出现负值脉冲,需在输入端加 1N4148 钳位二极管到地。高温降额设计规则:$VoutFS$ 按 $Vccmin-0.3\mathrm{V}=4.2\mathrm{V}$ 计算,保证全温度、全电压范围内输出有效。