运放负反馈稳定性 — 环路增益、相位裕度与容性负载补偿

先把对象钉死:一个"稳不稳"的问题永远针对一条闭合的反馈环路,不针对裸运放。裸运放(开环)没有反馈环、不会自激;是你接上反馈网络 $\beta$、把输出送回输入那一刻,才有了可能失稳的环路。所以稳定性分析的第一步不是看运放,而是看断开环路后信号绕一圈的总增益 $T(s)=Aol(s)\cdot \beta (s)$——环路增益(loop gain)。

负反馈的收益与代价都从 $T$ 来:$|T|$ 越大,闭环越精确、失真越低、输出阻抗越低(全都按 $1/(1+T)$ 改善);但 $|T|$ 大意味着环路把误差放得很凶,若这个大增益在某频率恰好相位反相(滞后 180°),反馈就从"减误差"变成"加误差",环路自己喂自己 → 振荡。稳定设计的全部张力就在这:既要 fc 前 $|T|$ 大(性能),又要 fc 处相位离 −180° 远(稳定)。这两件事天然打架,因为增益滚降必然伴随相位滞后(最小相位系统里,每个 −20 dB/dec 的极点滚降对应 −90° 的相位)。

工程上不直接盯 $T$ 的绝对相位,而盯两个裕度:相位裕度 PM(fc 处离 −180° 还差多少)和增益裕度 GM(相位到 −180° 那个频率处 $|T|$ 低于 0 dB 多少)。PM 是主控量,因为它直接映射到闭环阶跃响应的阻尼/超调。

从理想反馈方程出发。设运放开环增益 $Aol$、反馈网络把输出的一部分 $\beta$ 送回反相输入,则闭环增益:

这是所有分析的地基(Franco《Design with Operational Amplifiers》Ch1;Razavi《Design of Analog CMOS》Ch8)。两个极限读法:

• $|T|\gg 1$(低频、$Aol$ 巨大):$Af\to 1/\beta$——闭环增益只由反馈网络决定,与运放本身 $Aol$ 无关。这就是运放电路增益精度靠电阻比、不靠运放的根本原因。$1/\beta$ 叫噪声增益(noise gain),是稳定性分析里真正的主角(见 §4)。
• $|T|\to 1$ 且相位接近 −180°:$1+T\to 0$,$Af\to \infty$——闭环增益爆掉 = 自激的数学面孔。

$Aol(s)$ 不是常数,它随频率滚降。一个内部主极点补偿的通用运放,$Aol(s)$ 近似单极点:

其中 $Aol0$ 是直流开环增益(典型 100–140 dB)、$fp1$ 是主极点(典型几 Hz–几十 Hz)、GBW 是增益带宽积(单位增益频率)。把它代进 $T$,稳定性问题就变成"$T(s)$ 的极点在 fc 前累积了多少相位"。

失效边界(专家必记):① 上面的单极点 $Aol$ 是理想化——真实运放在 GBW 附近还有次级极点(输出级、寄生),它们额外吃掉相位,所以即便"单极点看着 PM=90°",实测通用运放单位增益 PM 只有 ~60°。② $\beta$ 常被当常数,但反馈网络的寄生电容/源阻抗会让 $\beta$ 随频率变(§8 的 Cf 就是故意这么做),此时 $1/\beta$ 不再水平,rate-of-closure 判据要看 $1/\beta$ 曲线而非水平线。③ 本页只处理最小相位、线性小信号;大信号下 slew-rate 限幅是另一套失效机理,别混。

有了 $T(s)$,失稳的充要条件是经典的 Barkhausen 判据:存在某频率 $\omega$ 同时满足 $|T(j\omega )|\ge 1$ 且 $\angle T(j\omega )=-180^{\circ }$。物理含义——信号绕环一圈回来幅度不衰减、相位恰好反相,于是自持振荡。两个条件缺一不可:相位到了 −180° 但那里 $|T|<1$,扰动绕一圈越来越小,仍收敛。

工程上不等到"恰好振荡"才算失败,而用裕度留余量。相位裕度定义在 $|T|=1$(0 dB)的交越频率 fc 处:

即 fc 处相位离 −180° 还剩多少度。PM 直接映射闭环二阶等效系统的阻尼比 $\zeta$,进而定超调:

为什么工程目标定在 PM ≥ 45°、敏感场景 ≥ 60°:PM 不是设计出来就不变的——它随温度、器件容差、负载漂移。TI SLYT858 对一个标称 45° PM 的电路做 5000 次 Monte-Carlo(Miller 电容 ±40%、开环输出阻抗 Zo ±15%、负载电容 ±10%、负载电阻 ±5%),最坏 PM 掉到 19°(−26° 漂移)。所以 45° 是"留够漂移余量后仍不振铃"的最低线,60° 是给容性/温漂敏感回路的加保险。GM 的对应目标是 ≥ 10 dB。

真正让稳定性可"一眼看出"的,是把 $Aol$(dB)与噪声增益 $1/\beta$(dB)画在同一张 Bode 幅频图上——两条线的交点就是环路交越频率 fc(因为 $|T|=|Aol|\cdot \beta =1$ 等价于 $|Aol{|}_{dB}=|1/\beta {|}_{dB}$)。稳定性判据不看绝对相位,而看交点处两条曲线斜率之差,即 rate of closure(ROC,闭合速率)(TI SSZT999;Tim Green 稳定性系列):

判据一句话:交点处 ROC = 20 dB/dec → 稳定(≈ 单极点绕一圈,相位裕度充足);ROC = 40 dB/dec → 不稳定(两极点已在 fc 前累积,相位逼近 −180°,PM → 0)。因为在最小相位系统里,−20 dB/dec 段对应 −90° 相位、−40 dB/dec 段对应 −180° 相位——ROC 直接读出了交点处的相位滞后,不必单独画相频图。这把整个稳定性问题降维成"在交点处数斜率"。

两个直接推论,决定了运放选型与用法:① 噪声增益越低越难稳。$1/\beta$ 越低(如单位增益 buffer,$1/\beta =1=0$ dB),它与 $Aol$ 的交点越往高频,$Aol$ 在那里已累积更多极点 → 越容易撞 40 dB/dec。所以数据手册标"unity-gain stable"是最严的档;增益越高(如 $1/\beta =40$ dB)交点越低频、越稳。② $1/\beta$ 不必是水平线:反馈里加电容可让 $1/\beta$ 在高频抬起(§8 噪声增益补偿),人为把交点拉到 20 dB/dec 段——这是 rate-of-closure 判据最有威力的工程用法。

裸运放有多个增益级,每级一个极点,若不处理,GBW 前就会累积两三个极点 → 单位增益必振荡。通用运放靠主极点补偿(dominant-pole / Miller compensation)解决:在第二增益级跨接一个补偿电容 Cc,借 Miller 效应把它等效放大 $Av2$ 倍($Av2$ 为第二级增益),压在第一级输出节点上,把主极点砸到极低频(几 Hz–几十 Hz),让 $Aol$ 早早开始 −20 dB/dec 滚降,在次级极点到来之前就跌到 0 dB(Razavi Ch10;Franco Ch6)。

代价是用带宽换稳定:GBW 被 Cc 钉死在 $\text{GBW}\approx gm1/(2\pi Cc)$($gm1$ 为输入级跨导),同时大信号压摆率 $SR=Itail/Cc$ 也被 Cc 限住。这就是"通用运放加 Miller 补偿、比较器不加"的分野:比较器不需在负反馈里工作、不加补偿电容,所以快 10–100 倍,但绝不能拿来做线性负反馈(它没有稳定裕度)。

一句本质:内部补偿保证了"运放独自 + 纯电阻反馈"时稳定,但它管不了你在环路里外加的极点——容性负载、反馈寄生、源阻抗引入的极点全在补偿之外,得靠外部手段(§6–§8)。

最常见、也最容易忽视的失稳源是容性负载:运放输出接一段长电缆、一个 ADC 采样电容、一个 MOSFET 栅、一个 LC 滤波、甚至一个去耦电容。物理机理是——运放并非理想电压源,输出级有开环输出电阻 Ro(数据手册的开环 Zo 曲线,通用运放中频段典型几十–几百 Ω)。Ro 与负载电容 CL 串起来就是一个 RC 低通,在 $Aol$ 里外加一个极点:

这个极点是"新增"的、在内部补偿之外,所以它把 $Aol$ 的高频段从 −20 dB/dec 掰成 −40 dB/dec。若 $fpCL$ 落在环路交越 fc 之前,交点处 ROC 就变成 40 dB/dec → PM 崩。相位损失可精确算:负载极点在 fc 处贡献的额外滞后

$fpCL$ 比 fc 低越多,$\arctan$ 越接近 90°,吃掉的相位越狠。这是"运放数据手册标最大容性驱动能力"的根源:如 OPA192 标"原生驱动 ≤ 1 nF",就是保证 CL≤1nF 时 $fpCL$ 高到不显著侵蚀 PM;超过就必须补偿。

补偿的思路只有一个方向——在 $fpCL$ 之后补一个零点,把 ROC 拉回 20 dB/dec。零点在最小相位系统里加 +90° 相位、+20 dB/dec 斜率,正好抵消极点。怎么造这个零点,就是 §7、§8 的三种做法。

用一颗真芯片走全程:TI OPA192(36 V 精密、轨到轨、GBW 10 MHz、单位增益稳定、输出 ±65 mA、原生容性驱动 ≤ 1 nF)。场景:接成单位增益 buffer(β=1,噪声增益 $1/\beta =0$ dB——最难稳的一档),去驱动一个 CL = 10 nF 的负载(ADC 前端滤波电容 / 一段同轴电缆 / 容性传感器)。这个 10 nF 是原生能力的 10 倍,必然要补偿。运放模型参数:$Aol0=120$ dB、GBW = 10 MHz、开环输出电阻 Ro ≈ 50 Ω(取自开环 Zo 曲线中频平台的代表值;实设计须读自己那颗的 Zo 图)。

第 1 步 — 定运放自身极点。主极点 $fp1=\text{GBW}/10^{Aol0/20}=10\text{MHz}/10^6=10$ Hz。裸运放(阻性负载)交越在 GBW = 10 MHz、单极点 −20 dB/dec、PM ≈ 60°(含次级极点),稳。

第 2 步 — 算容性负载极点。$fpCL=\frac{1}{2\pi RoCL}=\frac{1}{2\pi \cdot 50\cdot 10\text{nF}}=318\text{kHz}$。它远低于 GBW,灾难性地插在交越之前。

第 3 步 — 算未补偿 PM(量化崩溃)。$Aol$ 从 10 Hz 起 −20 dB/dec,到 $fpCL=318$ kHz 处增益 $=120-20\lg (318\text{k}/10)=120-90.1=29.9$ dB;此后 −40 dB/dec,再跌 29.9 dB 到 0 dB 需 $29.9/40=0.75$ 个十倍频 → 交越 $fc=318\text{k}\times 10^{0.75}\approx 1.78$ MHz。fc 处相位 $=-90^{\circ }(\text{主极点})-\arctan (1780/318)=-90^{\circ }-79.9^{\circ }=-169.9^{\circ }$ → PM ≈ 10°。ROC = 40 dB/dec,持续振铃/自激,不可用。

第 4 步 — 选隔离电阻 Riso(out-of-the-loop)。在运放输出脚与 CL 之间串一个 Riso、反馈直接从运放输出脚取(CL 在环外)。此时环路看到的负载阻抗从 $1/(sCL)$ 变成 $Riso+1/(sCL)$,给 $Aol$ 造出一对极零:极点降到 $f{p}^{\prime }=1/[2\pi (Ro+Riso)CL]$、零点在 $fz=1/(2\pi RisoCL)$。零点抵消极点的高频滞后,把 ROC 拉回 20 dB/dec。取值用 TI SLYT858 公式表(把零点放在负载后 $Aol$ 曲线 = 20 dB 处得最大正相位、≈45° PM):

负载后 $Aol$ 曲线(仅 Ro、CL)跌到 20 dB 的频率:从 $fpCL=318$ kHz(29.9 dB)按 −40 dB/dec 再跌 9.9 dB → $f=318\text{k}\times 10^{9.9/40}=563$ kHz。故 $Riso=1/(2\pi \cdot 563\text{k}\cdot 10\text{n})=28.3\Omega$ → 取 E24 标准 30 Ω。(仅求"勉强稳定、ROC 刚回 20 dB/dec"用 $Risomin=1/(2\pi fA0CL)=1/(2\pi \cdot 1.78\text{M}\cdot 10\text{n})\approx 9\Omega$;9 Ω 只保证不自激、PM 小,30 Ω 才有 45° 余量。)

第 5 步 — 验证补偿后。Riso=30 Ω:极点 $f{p}^{\prime }=1/(2\pi \cdot 80\cdot 10\text{n})=199$ kHz、零点 $fz=1/(2\pi \cdot 30\cdot 10\text{n})=531$ kHz。零点在 fc(此时 ≈ 3.8 MHz)前抵消掉负载极点的滞后,ROC 恢复 20 dB/dec。理想两极点—单零点模型算得 PM ≈ 85°,但真实 OPA192 在 3.8 MHz 已有次级极点相位滞后(~30°),实际 PM 落在 ~50°——达标(≥45°)。这条"理想模型高、实测低"的差,正是必须用 SPICE(TINA/PSpice)或实测环路仪确认最终 PM 的原因,别只信手算。

第 6 步 — 整定代价(为什么 Riso 不是白来的)。Riso 把 CL 挡在环外,于是负载节点电压对运放输出脚是个单极点 RC:$Vload/Vpin=1/(1+sRisoCL)$,极点就在 $fz=531$ kHz。所以负载真正的建立速度被 $\tau =Riso\cdot CL=30\cdot 10\text{n}=0.3\mu s$ 限死:到 0.1% 整定需 $\ln (1000)\cdot \tau =6.9\times 0.3\mu s\approx 2.1\mu s$,负载带宽被压到 531 kHz(远低于运放 10 MHz)。这是 Riso 的核心权衡——Riso 越大 PM 越足,但负载整定越慢($\tau \propto Riso$)。此外 out-of-loop Riso 让负载电压不再被环路调节:若有直流负载电流 $Iload$,会产生 $Iload\cdot Riso$ 的直流误差;驱动高阻 ADC 输入($Iload\approx 0$)可忽略,驱动阻性负载则要改用 §8 的 Riso+DFB 把直流精度找回来。

这套设计的意义:同一颗 unity-gain-stable 的运放,只因输出多挂了 10 nF 就从 60° PM 塌到 10°,而解药只是一颗 30 Ω 电阻——但这颗电阻用整定速度和(可能的)直流精度换稳定。三个数(318 kHz 负载极点、10° 崩溃 PM、30 Ω 解)全可手算复核,这就是稳定性分析该有的确定性。

Riso 只是最简单的一种。TI SSZT999 系统对比了三种电路,选哪种取决于你要不要直流精度、能不能忍整定拖尾:

一是 Riso(out-of-the-loop),即 §7:反馈取自运放脚,CL+Riso 在环外。优点是设计最简、只一颗电阻、噪声最低、整定过阻尼干净;缺点是负载电压不被调节(直流误差 = $Iload\cdot Riso$),只适合高阻/无直流电流负载。

二是 Riso + 双反馈(RISO + DFB):在 Riso 基础上加两条反馈——直流经 $RF$ 从负载端取回(恢复负载电压的直流调节精度)、交流经 $CF$ 从运放脚取回(高频时行为退化成 Riso、维持稳定)。TI SLYT858 给出配比:$RF\ge 100\cdot Riso$,且 $\frac{5RisoCL}{RF}\le CF\le \frac{10RisoCL}{RF}$。代价:整定比纯 Riso 慢(有单瓣过冲 + 长拖尾)。

三是 Riso + DFB + RFx:在 DFB 上再加一颗 $RFx$ 精调交越频率与闭环形状,拿到"直流精度 + 接近纯 Riso 的快整定",阶跃是尖锐单瓣过冲但很快收敛;缺点是电路最复杂、传递函数含复极点、需按 TI Precision Labs 流程调。

还有一类不针对容性负载、而针对反馈网络本身的手段——噪声增益补偿(Cf / lead 补偿):在反馈电阻上并一颗 $Cf$,让 $1/\beta$ 曲线在高频抬起(不再水平),人为把 $Aol$ 与 $1/\beta$ 的交点拉进 20 dB/dec 段。这正是 §4 rate-of-closure 判据"$1/\beta$ 不必水平"的用法——积分器、跨阻放大器(TIA)驱动光电二极管结电容时,靠 $Cf$ 零点稳定是标准做法(Franco Ch6)。选择逻辑:高阻负载求简→纯 Riso;要直流精度→DFB;要精度又要快→DFB+RFx;失稳源在反馈寄生(TIA/积分器)→ Cf 噪声增益补偿。

worked design 给的是标称点,真投产要守边界——这几条是"稳定裕度会不会在角落里蒸发"的分水岭。

• C1 Ro 不是常数,PM 会随工况漂:开环 Zo 随频率、随负载电流、随温度变;数据手册 Zo 曲线只在其测试条件成立。SLYT858 的 Monte-Carlo 表明 Zo ±15% 就能让 45° 掉到 19°——所以标称留 45°、敏感回路留 60°。
• C2 轻载/空载最危险:噪声增益越低越难稳(§4),单位增益 buffer 是最坏档;若电路增益可编程,最低增益档要单独核 PM。
• C3 CL 范围要按最大核:$fpCL\propto 1/CL$,CL 越大极点越低、越不稳;按数据手册最大 CL(或加了外接电容的最坏情况)选 Riso。
• C4 Riso 的双向权衡有下限也有上限:太小(如 9 Ω)只勉强不振荡、PM 不够扛漂移;太大则整定 $\tau =RisoCL$ 拖慢、直流误差 $IloadRiso$ 变大。30 Ω 这类值是"够稳 + 整定可接受"的折中,不是越大越好。
• C5 次级极点让手算偏乐观:单极点 $Aol$ 模型算的 PM 系统性偏高(§7 第 5 步 85° vs 实际 ~50°);GBW 附近的次级极点必须靠 SPICE/实测兜底,别拿手算值定型。
• C6 驱动阻性 + 容性混合负载:阻性负载分流会改变有效 Ro 与直流误差;out-of-loop Riso 的直流误差此时不可忽略,须上 DFB。

前面的公式都成立,但真实电路翻车常不在公式而在这几处"看着稳、上电就啸"的地方,逐条对照:

• G1 别忘了输出还挂着"看不见"的电容:长走线、示波器探头、EMI 滤波电容、下一级输入电容都算 CL;啸叫先查输出对地总电容。
• G2 "unity-gain stable" 不等于"任意负载稳定":数据手册的稳定性是阻性负载下的;容性负载能力单独看"最大容性驱动"那条线和 Riso 曲线。
• G3 Riso 要取自运放脚做反馈(out-of-loop)才生效:若反馈误接到负载端,CL 又回到环内,Riso 白加甚至更糟。
• G4 补偿零点位置靠 Ro,而 Ro 你多半没准值:开环 Zo 是图不是单值,先按图估、再 SPICE/实测微调 Riso;别指望一次算准。
• G5 直流精度悄悄丢了:out-of-loop Riso 下负载电压 = $Vout-Iload\cdot Riso$;精密测量场景这几十 mV 是硬伤,该上 DFB 就上。
• G6 整定拖尾:纯 Riso 过阻尼但被 $\tau =RisoCL$ 限速;高速采样前若整定不到位会带来码误差——用 DFB+RFx 或减小 Riso(以 PM 换速度)。
• G7 相位裕度要留温漂余量:实验室 25°C 测到 55° 不代表 −40/125°C 也够;Ro、Cc、CL 全温漂,按 Monte-Carlo 思路留到 45° 以上。
• G8 PM 别只手算:GBW 附近次级极点手算模型看不见,必用 SPICE 环路仿真(断环打 AC)或实测(网络分析仪/环路增益探头)确认。