DC/DC 拓扑对比 — 选型决策框架

拓扑选型的第一性问题是:一台变换器要把 (Vin, Iin) 搬到 (Vout, Iout),中间只能用开关 + 电感/电容/变压器这几种无损元件,那么"哪种连接方式"最省硅、最省磁、最省钱地满足这组端口约束。这不是效率竞赛——绝大多数成熟拓扑满载效率都在 90%–98% 一个窄带里,真正拉开差距的是三条被物理硬约束定死的量,它们在设计第一小时就把候选砍到个位数。

硬约束一:伏秒平衡定死变比。 稳态下任何电感/变压器磁化电感的一周期净伏秒必须为零($⟨vL⟩=0$),这条约束对每个拓扑给出唯一的 $M(D)=Vout/Vin$(见 §3/§4 逐拓扑推)。它是"硬"的:选了拓扑,变比曲线的形状(线性 D、$1/D^{\prime }$、$D/D^{\prime }$、带 n 的变压器缩放)就定了,只剩 D 一个旋钮微调。所以第一刀永远是"我要的 Vout/Vin 落在哪条 M(D) 曲线的好用段"。

硬约束二:器件电压应力定死用多少伏的管子。 开关管必须承受关断期加在它两端的最大电压。这个峰值电压(而非平均、而非 RMS)决定选 60V / 100V / 650V / 1200V 哪一档器件——而器件耐压每上一档,导通电阻/成本/开关损耗都跳一截。Buck 管子只承受 ≈Vin 最温和;boost/buck-boost 承受 Vin+Vout;flyback 承受 $Vg+Vout/n$ 还要加漏感振铃;单管 forward 承受 $2Vg$。选错拓扑 = 选贵一档的管子。

硬约束三:开关利用率 U 定死总硅面积。 Erickson 用总开关应力 $S={\sum }_{j}Vj\cdot Ij$(峰值电压 × RMS 电流,对所有有源开关求和)和开关利用率 $U=Pload/S$(§6.4,Eq 6.51–6.52)把"这个拓扑要多少硅"量化成一个数。$U\le 1$,越大越省硅。关键结论(§6):加隔离变压器必然压低 U——非隔离 buck 在 $M\approx 1$ 处 U=1(最省),而所有隔离 buck 派生(full/half-bridge/push-pull/forward)$U\le 0.353$,隔离在 D=1 处把开关应力抬 ≈2.8×。这就是"隔离不是免费的"的物理表达式,也是为什么隔离拓扑要尽量工作在大占空比。

把这三条(加隔离/fsw/成本/EMI)摆成一张决策矩阵,选型就从"凭经验拍"变成"沿轴收敛"。下面先给六维框架,再逐拓扑把 M(D)、应力、U 填进矩阵。

这一节先把选型判断框架摆出来,后面每一节都在往这六个轴上填数据。六维里前两维(变比、功率)是 §1 三条硬约束的直接投影,后四维是工程约束。

非隔离系全部是"一个电感、一个开关、一个二极管(或同步管)"的三端组合。Erickson §6.2 用穷举法证明:单电感单开关只能组出 8 个基本拓扑(Fig 6.14),前四个产生单极性直流输出,是实用主力。它们的 M(D) 都由同一条伏秒平衡推出,只是电感接法不同。

隔离系在功率路径里插一个变压器,换来三件事:电气隔离(安规)、变压器变比 n 提供额外增益(大变比不再靠极端 D)、多路输出。代价是 §6 会量化的 U 掉档 + 变压器 + 更多器件。所有隔离 buck 派生的变比都是"非隔离核 × n",伏秒平衡加在磁化电感上。

这一节把 §3/§4 的 M(D)、器件电压应力、功率区间、隔离/双向能力收进同一张决策矩阵——选型时先在这里划掉不满足硬约束的行。器件电压应力列是选管子耐压档的直接依据(硬约束二);U 列见 §6。

读矩阵的顺序:先按变比列圈出 M(D) 曲线好用段(§1 硬约束一),再按隔离/双向列砍掉不合规的,再看峰值管压列估器件耐压档 + 成本,最后功率区间列定单管/多管。到这里通常只剩 1-3 行。

前几节的电压应力只是一半;真正决定"这个拓扑要多贵/多少硅"的是电压 × 电流的乘积在所有开关上的总和。Erickson §6.4 把它形式化,这是本页从"选型表"升到"专家级"的核心一节——它解释了三件看似无关的经验:为什么隔离拓扑要跑大占空比、为什么大变比不该用非隔离、为什么 boost 在 M≈1 附近最省。

总开关应力与利用率。 定义总有源开关应力(k 个开关求和):

其中 $Vj$ 是开关 j 承受的峰值电压、$Ij$ 是其 RMS 电流。开关利用率定义为负载功率与总应力之比:

$U\le 1$,越大越省硅(同样 $Pload$ 下 S 越小→管子的 kVA 额定越小→便宜)。器件成本可由 U 直接估:单位输出功率的半导体成本 $\propto \frac{1}{(\text{电压降额})(\text{电流降额})U}$(Eq 6.59),典型降额取峰值管压 $\le 75\%$ 额定(voltage derating 0.75, p174)。

各拓扑的 U(D)(Erickson Table 6.1, p173)。 把 S 代入并对 D 求极值,得到每个拓扑的利用率上限与最优 D:

三条专家读法,每条都是可操作的选型经验:

• 隔离 buck 派生 U≤0.353,是非隔离 buck(U=1)的 ≈1/2.8。 换句话说,插一个变压器让你为同样功率多付 ≈2.8× 的硅(在 D=1 处)。这不是设计缺陷,是隔离的物理价——所以只在真需要隔离/大变比/多路输出时才付。
• 隔离 buck 派生要工作在尽量大的 D(U(D) 随 D 单调升)。Erickson 的例子:full-bridge 把 500V 降到 5V,变压器变比可取 ≈100:1 让 D 接近 1、U≈0.35,1kW 输出总应力 S=1kW/0.35=2.86kVA;若硬用非隔离 buck 做同样 500V→5V,D=0.01、U=0.1、S=10kVA——要大 3.5× 的硅(p173)。这就是"大变比别用非隔离"的定量根据:极端占空比把 U 拖垮。
• Boost 在 D→0(即 M≈1,只升一点点)U→∞,buck 在 D=1(M≈1)U=1。 两者都在变比接近 1 时最省硅——因为大部分功率直接从源经二极管/直连到达负载,只有一小部分过开关。推论:如果 Vout 和 Vin 差得不多,几乎任何拓扑都高效;差得越远,越要靠变压器变比 n 而非极端 D 去桥接。

这一节把 §5 矩阵的"成本"从定性变定量:同功率下 U 越低 = 硅越贵 = BOM 越高。选型的最后一刀常常是"两个都能用的候选里,谁的 U 在我的工作点更高"。

硬开关 PWM 的开关损耗 $\propto fsw$,把 fsw 推到 100kHz+ 时它会吃掉效率、并制造宽频 EMI。软开关让开关在电压或电流过零时动作,把开关损耗压到接近零,从而解锁高 fsw(→ 无源件更小)。这是 §4.4 那些高端拓扑存在的理由。

把前面的选型逻辑套到 EV 电力电子链上,每一级的拓扑选择都是六维在具体约束下的收敛结果。下表给主流量产选择与其被哪一维决定。

新设计第一小时回答 5 个问题,下面这张决策树把这 5 问串成一条自顶向下的分流路径——每一问都对应 §2 的一个轴,答完拓扑空间通常剩 1-3 个候选。

1. 需要隔离吗?(安规/接地/共模)是 → 隔离系;否 → 非隔离系。这一刀最硬,直接决定要不要付 §6 的 U 掉档代价。
2. 变比多少? < 2× → Buck/Boost;2–10× → Half-bridge/Forward/Flyback(靠变压器 n);> 10× → Full-bridge/LLC(极端变比别硬压 D,见 §6)。
3. 功率多大? < 100W → Flyback/Buck;100W–1kW → Forward/Half-bridge;1–10kW → LLC/PSFB/Full-bridge;> 10kW → DAB/多相。
4. fsw 要多高? > 100kHz → 软开关基本必须(否则开关损耗+EMI 失控);< 50kHz → 硬开关可接受。
5. 双向吗?(V2G/储能)是 → DAB/CLLLC/Full-bridge;否 → 任意。

用一个真 trade study 走一遍完整选型:这是 Erickson §6.4 Table 6.2 的电子表格设计例(离线 SMPS,230VAC±20% 整流后 Vg=260–390V,输出 15V 稳压、负载 20–200W、fsw=100kHz、纹波 ≤0.1V)。规格落在"要隔离(接市电)+ 中等变比 + 100–200W"——决策树 §9 第 1/3 问把候选压到 flyback 与单管 forward 两条,谁更好靠算应力定。两者都取变压器变比 8:1(n2/n1=0.125),从而做同规格对比。

第 1 步 定占空与无源件(伏秒平衡 + 纹波)。 用 §3/§4 的 M(D) 反解 D、再用纹波公式 $L=\frac{D^{\prime }VTs}{2\Delta i}$(Eq 6.62,在最恶劣的 min-D 点核)选 L,C 由 0.1V 纹波定:

第一处分水岭已经出现:flyback 要 210µF vs forward 25µF(8.4×)——因为 flyback 次级电流脉动(能量只在关断期送出),输出电容要扛整个负载电流的交流分量。

第 2 步 算最恶劣器件应力(选型的决定项)。 这是 §6 应力轴的落地——峰值电压定管子耐压档,RMS 电流定电容/绕组:

第 3 步 映射到真器件与决策。 两条硬约束打架:

• 管压轴偏向 flyback:510V 可选 650V SiC 或 900V Si superjunction(降额 75% 后余量足);forward 的 780V(Eq 6.37 的 2Vg)在加漏感振铃后逼近 1000V 器件极限,余量不足——1997 年 Erickson 就指出这是单管 forward 此规格的硬伤,今天也一样。解法:要么换两管 forward(管压钳到 Vg=390V,舒服用 650V 器件),要么减小复位绕组变比 $n2/n1$ 抬高 Dmax 上限(但进一步抬管压,反效果)。
• 电流/电容轴偏向 forward:输出电容 RMS 1.15A vs 9.1A、二极管 RMS 也低 ≈47–80%(Erickson p176)。forward 的不脉动输出电流对大电流输出决定性地更优——这条经验就是"高电流输出避开 flyback"的来源。

结论(justification)。 200W/15V(13A 输出)这个"中功率 + 较大电流"规格:选两管 forward —— 它同时拿下低管压(钳到 Vg,用便宜 650V 器件)和不脉动输出电流(输出电容 1.15A RMS,便宜)。flyback 只在功率更低(< 100W)、成本/parts count 压倒一切、且能忍受高输出电容应力时才更优(它省掉复位绕组、多路输出便宜)。若功率再上到 ≥750W,则连 forward 也让位给 full-bridge(U 更高、变压器双向利用 B-H 全环)。这条"flyback→forward→full-bridge 随功率升级"的路径,正是 §6 利用率 U 与器件应力两轴共同画出的。

前面的 M(D) 和应力公式都成立,但真实选型翻车往往不在公式而在这几处"看着对、实则咬人"的地方——逐条对照。

• 拓扑选错最贵,且改不动。 试图用 buck 做 10:1 大变比 → D<10% → §6 的 U 崩到 0.1、效率差、控制难(tonmin 撞线跳周期)。大变比应让变压器变比 n 出增益(forward/flyback),别硬压 D。
• flyback 的管压别只看 $Vg+V/n$。 漏感振铃会在关断瞬间叠上去,实测峰值常比理论高 30–50%,必须留 RCD/有源钳位吸收 + 器件耐压余量,否则击穿。
• 单管 forward 别踩 D>0.5。 复位绕组 $n1=n2$ 时 $D\le 0.5$(Eq 6.35)是硬线,超了变压器复位不完、磁化电流累积到饱和。宽输入设计务必在 min-Vin 满载(Dmax)点核这条线。
• push-pull / full-bridge 怕偏磁。 两臂不对称(器件参数差、驱动时序差)会累积直流磁化 → 饱和 → 炸管。用峰值电流模式(逐周期把两臂电流拉平)或串隔直电容,别用纯电压占空控制(Erickson p160)。
• 软开关不一定划算。 ZVS/ZCS 提效率 1–2% 但加元件 + 控制复杂度。< 1kW 应用 ZVS 常划不来——保留硬开关 + 适当 fsw 上限。
• EMI 是隐形选型轴。 PSFB/LLC 的软开关谱比硬开关 PWM 干净得多;很多项目"必须过 CISPR 32 Class B"直接就把 LLC 定死了,而非事后加滤波。
• 双向能力的成本要认清。 DAB 比单向 LLC 元件多 1×、控制复杂 3×。仅在 V2G/V2H/储能真需要双向时选;EV OBC 现在多用 CLLLC 而非 DAB(成本低、对称谐振)。
• 别忘器件降额。 峰值管压(含瞬态/振铃)应 ≤ 75% 额定(voltage derating 0.75, Erickson p174);选管子耐压档要按 §5 峰值应力列 ÷ 0.75 反推。

worked 例给的是标称候选;真投产还要守住几条工作空间边界,这些恰是"选型有没有想透"的分水岭。

• 变比极限 vs 占空极限。 非隔离拓扑的 M(D) 在 D→0(tonmin 撞线)和 D→1(自举/复位撞线)两端都失效;需要的变比越极端,越该换到有变压器变比 n 的隔离拓扑,而不是把 D 逼到墙角。
• 功率跨档 = 拓扑跨档。 同一 Vout/Vin 下,50W 选 flyback、300W 选 forward、1kW+ 选 full-bridge——不是因为小拓扑"不能"做大功率,而是 §6 的 U 和器件应力让它在大功率下不经济/不可靠。功率是拓扑的强分界线。
• fsw 折中。 高 fsw → 无源件小、瞬态快,但开关损耗 ∝ fsw、EMI 难压、栅驱损耗升;硬开关的 fsw 上限约 100–200kHz,要再高就得上软开关。先由 EMI 敏感频段 + 效率目标定 fsw 上限,再由无源件体积定下限。
• 宽输入范围惩罚利用率。 U(D) 是工作点的函数;输入范围越宽,拓扑要在整个 D 范围都够用,最恶劣点的 U 拖低整体经济性(见 §10 forward/flyback 的 min/max-D 分裂)。宽范围应用要在最恶劣 D 点核所有应力,别只核标称点。
• 成本不是只看效率。 两个都能用的候选,常常是 U 更高(硅更省)+ 输出电容 RMS 更低(电容更省)的那个赢,而非满载效率高 0.5% 的那个。§10 的 forward vs flyback 就是效率相近、被电容/管压成本分出胜负。