IGBT 结构演进 — PT / NPT / FS / Trench

IGBT 1990 年代起经历四代结构演进——PT → NPT → FS → Trench-FS,每代解决前代的关键短板。PT 早期产品 $VCE(sat)$ 低但温度系数为负(不好并联),NPT 把温度系数翻正(好并联但 $VCE(sat)$ 略高),FS 通过缓冲层综合两者优势,Trench-FS 加上沟槽栅再降导通损耗成为现代主流。

PT = 厚 N 缓冲 + 薄漂移区 (早期三菱/富士)。NPT = 无缓冲 + 薄晶圆 (早期 Infineon)。FS = 薄缓冲 + 薄晶圆 (Infineon IGBT3–7; 三菱 CSTBT)。Trench+FS = 现代主流 (IGBT7; 富士 X 系列)。RC-IGBT = 集成 FWD (Infineon RC-IGBT; 三菱 RCC)。

结构：厚 N^+ 缓冲层 + 薄 N⁻ 漂移区。缓冲层的作用是限制漂移区里的空穴存储寿命——大部分空穴被缓冲层复合吸收，拖尾短。

代价：

• 负温度系数：$VCE(sat)$ 随温度升高而下降（因为载流子寿命随温度升高而增加）。这对并联来说是致命的——哪个 IGBT 热就吸收更多电流，形成正反馈热失控。
• 缓冲层需要外延生长，工艺复杂

现在已经很少用，保留在极高频率（> 50 kHz）的特殊应用。

结构：无缓冲层，薄晶圆（< 200 μm）直接做漂移区。空穴寿命长，拖尾略长。

核心优势：

• 正温度系数：温度升高 → 载流子迁移率下降 → $VCE(sat)$ 上升 → 电流自动均衡。适合并联。
• 工艺简单，成本低

代价：拖尾时间长于 PT（约 3～5 μs vs 1～2 μs）。

NPT 是并联 IGBT 模块的标准选择（2000～2015）。

结构：薄缓冲层（不是 PT 那种厚缓冲层）+ 薄晶圆。FS 层的设计目标不是快速复合，而是精确控制电场在关断时的形状——让关断时电场在 FS 层停止扩展，防止直通到发射极。

结果：FS 结构同时具备：

• 低 $VCE(sat)$（薄漂移区 + 强电导调制）
• 可控的拖尾（通过 FS 层掺杂调整）
• 正温度系数（便于并联）
• 工艺成熟（薄晶圆技术 + 背面离子注入）

FS 是现代 IGBT 的事实标准。Infineon IGBT3/4/5/7 系列都是 FS 结构。

Trench Gate 把传统平面栅旋转 90° 埋入硅体,带来两个直接好处:沟道密度翻倍(同样面积更多沟道并联)和消除 JFET 区(平面栅在两个 P 阱之间产生的电流挤压区被消除)。配合 FS 缓冲层,Trench-FS IGBT 是 1700V 以下区段当代损耗最低的硅器件——SiC 在这个电压区只在高频或高温场景才有竞争力。

FS 基础上把平面栅改成 Trench 栅（沟槽栅）：

Trench 的两个好处：

• 沟道密度更高 → 沟道电阻下降 → $VCE(sat)$ 进一步降低
• 增强载流子注入（IE effect）→ 漂移区电导调制更强

代价：

• 工艺复杂度（需要深沟槽刻蚀和氧化）
• 短路耐量略低（因为 $gm$ 高，短路电流峰值更大）

Infineon 的 IGBT7（1200 V）和 IGBT H5（1700 V）都是 Trench + FS 结构。

传统 IGBT 需要外置 FWD（IGBT 本身不能反向导通）。RC-IGBT（Reverse Conducting IGBT）把 FWD 做到同一芯片上：

IGBT 模式 (I_C 正向)      二极管模式 (I_C 反向)
Gate = ON                Gate = OFF
 电流通过 MOSFET+BJT      电流通过芯片的 P^+/N⁻ 结
 走 P^+ 集电极            P^+ 集电极正向偏置作为阳极

优势：

• 芯片面积节省 30～50%（不再需要单独的 FWD 芯片）
• 更对称的热分布（FWD 和 IGBT 在同一个芯片上散热）
• 模块尺寸缩小 → 系统更紧凑

代价：工艺更复杂，$VCE(sat)$ 和 $VF$ 都需要单独优化；并联时的动态均流更难。

应用：现代高性能 IGBT 模块越来越多用 RC-IGBT（Infineon EconoDUAL with RC-IGBT、三菱 CSTBT with RC）。

具体应用决策必须落在数字上：同额定电流下，NPT 与 FS+Trench IGBT 的损耗差异有多大？以 400V/30kW 空调压缩机驱动逆变器为例，单臂峰值电流 50A，开关频率 10 kHz，Tamb = 70°C。

Step 1 — 候选器件关键参数（650V/75A 系列，Tj = 125°C 工况）

IKW75N65EH5 数值由 tick-49 DPT 实测值（400V/40A/150°C：Eon=1.23 mJ，Eoff=0.48 mJ）按 $(50/40{)}^{1.2}$ 缩放得到，缩放因子 ≈1.31；NPT 参考值取 Infineon 2005-era 应用笔记典型曲线。

Step 2 — 导通损耗（三相 SPWM，调制比 m=0.9，cosφ=0.9）

每管导通损耗近似（无 Rce 项，Vce0 主导）：

系数 $k=\frac{1}{2\pi }+\frac{0.9\times 0.9}{8}=0.159+0.101=0.260$

NPT: $P_{\text{cond}}=2.6\times 50\times 0.260=33.8\text{W}$

FS+Trench: $P_{\text{cond}}=1.75\times 50\times 0.260=22.8\text{W}$

Step 3 — 开关损耗

NPT: $P_{\text{sw}}=(1.80+1.00)\times 10^{-3}\times 10^4=28.0\text{W}$

FS+Trench: $P_{\text{sw}}=(1.65+0.60)\times 10^{-3}\times 10^4=22.5\text{W}$

Step 4 — 每管总损耗与热核

NPT: Ptotal = 33.8 + 28.0 = 61.8 W

FS+Trench: Ptotal = 22.8 + 22.5 = 45.3 W → 损耗降低 26.7%

热核（IKW75N65EH5：RthJC = 0.33 K/W，RthCS = 0.05 K/W，RthSA = 0.30 K/W）：

FS+Trench: Tj = 70 + 45.3 × 0.68 = 100.8°C ✓（裕量 49.2°C vs Tj,max = 150°C）

NPT 等效热阻假设相同：Tj = 70 + 61.8 × 0.68 = 112.0°C（裕量 38°C，少 11.2°C）

选型结论：FS+Trench 在 10 kHz 中频段单管损耗降低 26.7%，热裕量改善 11°C，正温系数支持并联——三项全赢。代价是 Trench 高跨导导致短路峰值电流更大（详见 G3），需配合 DESAT 保护验证 SC 峰值电流仍在 RBSOA 内。

历史上工程师在 IGBT 结构特性理解上反复踩坑的 7 个高代价陷阱：

G1 — PT 负温系数并联失控（已是历史教训，仍常出现在旧教材）：PT IGBT 的 VCE(sat) 随温度升高而下降（负温系数），热的管子吸更多电流 → 更热 → 正反馈热失控。并联 PT IGBT 必须串外置均流电阻，效果有限且损耗增加。现代逆变器模块（FS+Trench）全部正温系数；但看到 20 世纪 IGBT 参数表时，温度系数这列不可忽略。

G2 — FS 层等于"PT 缓冲层复活"的错误比喻：FS 层与 PT N-buffer 作用机制不同：PT 缓冲层 5–10 μm 重掺杂、目标快速复合空穴以缩短拖尾；FS 层 1–3 μm 轻掺杂、目标控制关断电场分布防止耗尽区穿通。把 FS 比作"加回了 PT buffer"会导致错误推断拖尾时间（FS 拖尾实际比 PT 略长，但比 NPT 短且可控）。

G3 — Trench 短路电流峰值更高，RBSOA 校验不可跳过：Trench 栅密度高于平面栅，跨导 gm 通常高出 30–50%，同一 VGS = 15 V 下的短路峰值电流也相应更高。工程师把平面栅 IGBT 旧设计的 DESAT 配置（VDESAT 阈值、Cblank 大小）直接迁移到 Trench IGBT，可能低估 SC 期间 Ic 峰值，使实际热量超出 RBSOA。应用 IKW75N65EH5 需核查其 RBSOA 图，并用 DPT 测量实际 SC 电流。

G4 — RC-IGBT 二极管反向恢复在并联时不均流：IGBT 模式正温系数自均流，但内置二极管正向电压 VF 存在负温系数（低温时 VF 升高）。并联 RC-IGBT 模块在续流切换瞬间，Qrr 热态倍增（高温 Qrr 比 25°C 高 2–3×），叠加 FWD 之间的 VF 散差，并联续流电流分配不均。不做模块级双脉冲测试直接并联上机是高风险行为。

G5 — NPT 拖尾电流用矩形脉冲估算高估 Eoff：NPT 拖尾电流是指数衰减（时间常数 3–5 μs），工程师用矩形脉冲等效积分（Itail × ttail）会高估 Eoff 约 2–3×。正确方式：直接用 datasheet Eoff 实测曲线，或用 DPT 测量；自行从波形积分时须正确处理指数尾巴（用半衰期法或 SPICE 瞬态仿真）。

G6 — 代际型号不等于性能单调进步：Infineon IGBT7（1200 V）vs IGBT H5（1700 V）vs IGBT4（1200 V）的区分主要在于应用优化取向而非单纯"更新更好"：IGBT7 优化 EV 主驱 1200 V 段效率，H5 优化工业变频器 1700 V 耐压，IGBT4 是 IGBT7 的前代同电压段。跨电压等级比"世代"排名是用途错位。同样错误：把三菱 7th gen 和 Infineon IGBT7 认为是同一标准下的比较——两家对"代次"定义不同。

G7 — 超薄晶圆封装应力未评估：FS 结构使用 80–100 μm 超薄晶圆（NPT 曾用 200–300 μm）。薄晶圆对 DBC 键合工艺的 z 向压力极敏感：超过 5 MPa 的接触压力可能导致晶圆微裂纹（应力集中于晶圆四角）。在 Tier-1 厂选用 FS 模块时，须确认封装厂完成超薄晶圆键合工艺验证（通常在 PPAP Q1 阶段）；旧产线（设计预期 250 μm）迁移到 FS 模块会遇到此隐患。

Corner 1 — 高频 >50 kHz 角：FS+Trench 不再领先：在 fsw > 50 kHz 场景，FS+Trench 的拖尾时间虽短但仍比 SiC MOSFET 慢 10× 以上，Eoff 随频率线性放大。此工作点下 SiC 1200V MOSFET 的总开关损耗仅为 IGBT 的 20–30%，IGBT 结构内部的 FS vs NPT 差异相比之下已是次要项。对必须用 IGBT（成本约束）的场景，超高频唯一的缓解手段是降低 VDC（减少 Eoff）或切到 GaN HEMT（见 topic-gan-devices）。

Corner 2 — 低温冷启 −40°C 角：NPT 虚假过流误报：NPT 正温系数在低温极端（−40°C）会使 VCE(sat) 上升至 3.5 V（vs 25°C 时 2.0 V），接近甚至超过 DESAT 保护电路的 VDESAT 阈值（通常设 7–9 V，含反并联 FWD 正向压降），正常导通期间可能产生假触发误报。针对 NPT 模块的 DESAT 回路设计需：① 在 −40°C 下实测额定电流时的 VCE(sat)；② 留够 (VDESAT,threshold − VCE(sat) at −40°C) ≥ 2 V 的静态裕量。FS+Trench 低温 VCE(sat) 上升幅度通常在 15–25%，此问题较轻微。

Corner 3 — 800V 升压系统：IGBT 结构疆域收窄：800V 总线需要 1200V 耐压 IGBT。1200V FS+Trench IGBT 的 VCE(sat) 比 650V 版本升高约 25–35%（更厚漂移区补偿击穿电压），Eoff 也因漂移区展宽而增加约 40%。以本例 Step 4 的 FS+Trench 参数缩放：Ptotal 从 45.3 W 增至约 62 W，热裕量从 49°C 跌至约 38°C。此工作点 SiC 1200V MOSFET 的竞争力已显著高于 IGBT——需重新做 Si IGBT vs SiC 决策树（见 topic-igbt-vs-sic-vs-si-decision-tree）。