电荷泵 (Switched-Capacitor Converter)

在这种架构里，相位长度和时钟频率固定，环路并不去改变拓扑，而是只在充电相位调节进入 $Cfly$ 的电荷量。输出偏低时，误差放大器会让充电支路在该周期内灌入更多电荷；输出偏高时，则减少该周期的充电量。于是下一相把 $Cfly$ 与输入串联时，送到输出的净电荷就随之变化，输出被拉回目标值附近。

• 充电相位：$Cfly$ 与输入并联，负载暂时主要由 $Cout$ 供电，环路决定这半个周期要往 $Cfly$ 装多少电荷。
• 放电相位：$Cfly$ 与输入串联，把刚刚存下的电荷送到输出，形成高于输入的稳压节点。

这种“固定频率、按周期调电荷”的方式和跳脉冲、变频稳压的最大区别，不是控制算法是否更复杂，而是噪声频谱是否可预测。恒频方案会把开关能量锁在确定的基频及其谐波上，因此 mixed-signal ASIC、片上参考和采样链更容易围绕已知频点做隔离与滤波；对几毫安级偏置电源来说，这个优点往往比多拿几个百分点效率更有价值。

对理想稳压倍压器，最佳效率上限可写成：

原因很直接：输入源每个周期都要先给 $Cfly$ 充电，再在下一相和 $Cfly$ 一起把能量送到输出，所以它天然不是一种可以无代价升压的结构。若目标输出约为 $3.2\text{V}$，输入变化时理论最好效率大致如下：

这意味着 regulated charge pump 只在小功率、无电感、面积敏感的区间真正有吸引力。只要输入本来就不低，或者输出功率继续上升，这个理论上限就会很快把方案推回到电感式拓扑或 LDO 预稳压的地盘。实际效率还会被三类非理想因素继续拉低：控制电路的静态电流、充放电路径上的导通/ESR 损耗，以及 fully integrated 结构里难以忽略的底板寄生电容。

稳压电荷泵的输出并不是沿着一条单一斜率下滑，而是先经过闭环可控区，再进入失稳压区。只要误差放大器与充电通道还没饱和，输出电压会随负载电流近似线性下垂；一旦每个周期可修正的电荷量跟不上负载抽走的电荷，输出就会比线性外推更快地塌下去。可以把每周期修正能力理解为：

而真正能被搬到输出的净电荷，还要再受 $Cfly$、路径电阻和有效充放电时间约束。由此可以把设计抓手归纳成三类：

• 增大 $Gm$，可以降低闭环输出阻抗，让输出对负载变化不那么敏感。
• 增大 $fsw$ 或 $Cfly$，可以提高单位时间内可搬运的总电荷量。
• 降低路径电阻、输入源阻抗和电容 ESR，才能把前两项的“理论修正能力”真正兑现成输出能力。

但这些抓手都存在饱和边界。只要充电晶体管进入饱和，或者半个时钟周期根本来不及完成有效充放电，环路就会失去稳压能力，电路本质上退化成一个受路径电阻限制的非理想开环倍压器。因此，评估这类电源时不能只问“空载能不能倍到目标电压”，而必须同时问：在当前 $fswCfly$ 和路径时间常数下，最大可维持稳压的负载电流到底是多少。

如果直接套用 LDO 的连续时间直觉，最容易犯的错就是一味拉高环路增益。恒频稳压电荷泵只在每个充电半周期修正一次电荷，因此它本质上是离散时间系统。决定稳定性的关键无量纲关系，不是“跨导大不大”本身，而是 $Gm$ 相对 $fswCfly$ 的大小：这个比值太小，输出阻抗高、负载调整率差；这个比值太大，则每个周期修正过量，容易出现周期间交替的过冲和欠冲。

这说明稳压能力和稳定性不是两颗独立旋钮，而是被“每周期修正多少电荷”这同一个物理量绑在一起。设计时真正该问的不是连续时间 Bode 图好不好看，而是当前设定下：

• 每个周期允许修正的电荷量，相对负载每周期抽走的电荷是不是已经过大。
• $Cfly$ 的有效充放电时间，是否足以支撑当前的 $Gm$ 与时钟频率。
• 我是在用更大的闭环增益换更低的输出阻抗，还是已经开始用稳定性去换一个不划算的毫伏级改善。

这类架构并不沿用传统连续时间 bandgap 的“两只 PN 结 + 电阻网络 + 高精度运放”思路，而是让同一个 PN 结在两个时刻工作于不同电流密度，从时间域自然得到

其中 $N$ 是两相电流密度之比。这样做的工程价值有三点。第一，它只需要一个 PN 结，面积和匹配压力都更低。第二，它主要依赖电容比而不是超大电阻，因此更适合亚微安甚至更低电流等级的片上实现。第三，采样机制天然可以抵消运算跨导放大器（OTA）失调，所以误差放大器不必做成传统 bandgap 那种高精度连续时间放大器。

同一套采样机制还让输出温漂可以在 CTAT、PTAT 和近零温漂之间调配：调的是电容权重，而不是另起一套参考源。这让它更像一个可编程 bias generator，而不只是“把 $1.2\text{V}$ bandgap 搬上来”的简化替代品。当然，代价也很清楚：几毫安级 charge pump 里，OTA 和时钟系统的静态电流很可能比功率级导通损耗更早成为上限，因此控制电路本身的功耗不能被当成二阶项。

为了在低输入端仍提供几毫安输出，充放电路径的开关必须做大；但大开关会把启动和短路电流同时放大。若不额外限流，最坏情况下的浪涌电流足以先把 bond wire 或片上金属线打坏，所以启动保护不是外围附加功能，而是拓扑成立的先决条件。合理的做法不是简单“把开关做小一点”，而是按两相工作机理分别限流：哪一相在最坏条件下会进入深饱和，就在哪一相单独钳住峰值电流。工程上，这类相位化限流可以把潜在的数百毫安级短路浪涌压到约 $65\text{mA}\sim 74\text{mA}$ 的量级。

同样不能被当成 housekeeping 的，还有非重叠时钟和 pMOS 的动态体偏置管理。两相时钟一旦重叠，就会出现很大的直通尖峰；而在这类电源里，输入和输出电位在启动、掉电和故障时会相互交叉，pMOS bulk 不能永久绑到某一根固定电源轨上。更可靠的做法是实时比较 $Vin$ 与 $Vout$，把更高电位送给相关 pMOS 的 body bias 和时钟驱动电源，并给比较器加入迟滞与掉电判据，避免电位交叉附近的抖动和寄生 PNP 误导通。对 fully integrated charge pump 而言，dynamic body-bias management 属于主电源设计的一部分，而不是版图收尾动作。

这类电源的甜蜜点不是“凡是要升压都能用”，而是自供电 mixed-signal ASIC 的几毫安级专用 rail。在论文给出的实现里，目标是把约 $1.8\text{V}\sim 3.5\text{V}$ 的输入稳压到 $3.2\text{V}$，并在最低输入端仍提供约 $6\text{mA}$ 负载能力。实测结果很清楚地验证了前面的两工作区模型：在 $Vin\approx 1.85\text{V}$ 时，负载低于约 $6\text{mA}$ 的区间里，输出下垂斜率约为 $20\text{mV}/\text{mA}$；一旦超过这条边界，斜率会恶化到约 $120\text{mV}/\text{mA}$，说明电路已从闭环可控区滑向“每周期搬运电荷不够”的塌陷区。

输出精度也体现了开关电容参考的价值：同片晶圆内，空载输出的三西格玛离散度可做到约 $1\%$，跨晶圆未修调总误差仍大致落在 $3\%$ 量级。这说明它并不是一个“只能凑合用的开环偏置发生器”，而是一个真正可定义输出规格的片上电源。与此同时，电池电流大致仍会落在“约为负载电流两倍”的量级，因此它的系统价值主要来自无电感、固定频谱、低 BOM 和低漏电，而不是追求高功率效率。

把这些结论并回本页前面的 LDO 与开关电源框架，可以得到一个更清晰的分工：当你要的是固定频谱、无磁件、片上集成、几毫安级输出时，恒频稳压电荷泵有明确甜蜜点；当输入已经接近目标输出且噪声要求极高时，LDO 往往更自然；当输出功率继续上升，或者你不愿接受 ${\eta }_{max}=Vout/(2Vin)$ 这类结构性效率上限时，就该回到电感式拓扑。