IGBT 模块 datasheet 关键参数详解

VCES(Collector-Emitter Voltage)是绝对最大不可击穿电压——这是芯片本征雪崩耐受。但实际工程"安全工作 DC bus 电压"远低于 VCES:典型规则Vbus ≤ 0.5–0.65 × VCES(留 35–50% 余量给开关浪涌;工业保守取 0.5,车规 650V 模块用在 400V 母线约 0.6 亦属常见,本页 §9.1/§C2 即用 0.65 作检查线)。1200V 模块用在 600V bus(0.5),1700V 用在 800V,以此类推。

剩下一半余量被以下吃掉:

• 关断瞬态 $Lp\cdot di/dt$ 浪涌(典型 100-300V)
• 雷击 / 系统瞬态(车规 ISO 7637 浪涌脉冲)
• 长期老化 + 制造容差

Datasheet 列 Ptot(单芯片总功耗,例 EconoPACK 3 单管 700W @ Tcase=25°C),实际允许电流要按工况推:

但 VCEsat 又依赖 IC,要迭代求解几次收敛。Datasheet 直接给的"最大 DC IC"是按最坏 VCEsat + 给定 Tcase 算出的,温度条件变了数字就变了——这是为什么 datasheet 反复强调温度声明。

ICRM(Repetitive Peak Collector Current)是脉冲允许的瞬时上限。理论上由瞬态热阻 Zth 与脉宽 + Ptot 决定,理论值往往是 ICnom 的 5-10×。但 datasheet 标的 ICRM 通常只是 ICnom 的 2-3×,因为:

• Bond wire 熔断电流(模块内部 Al wire 几十 A 的极限)
• Bus-bar 散热(走线发热超温)
• Power connector 接触电阻

工程读数据手册:ICRM 不是芯片极限,是模块整体最弱环节决定。

RBSOA 在芯片级是"VCE × IC 矩形" 安全区(芯片级允许 2× 标定电流 @ 标定 VCE);但模块级因为内部 stray inductance,关断时 $VCE=Vbus+Lp\cdot di/dt$ 真实电压远高于 chip-level 的 VCE。所以模块级 RBSOA 的 VCE 轴比 chip 级窄。

工程实操:VBR(blocking voltage on chip) - $Lp\cdot di/dt$ = 实际允许 Vbus。1200V 模块内部 $Lp\approx 30nH$,di/dt 1000A/μs → 浪涌 30V。看似不大,但加上其它余量后实际允许 Vbus 就只有 600V 左右。

datasheet 的 RBSOA 是特定 RG + 特定 VGE条件下测的——换不同栅极电阻,RBSOA 形状变化。原因:RG 变 → di/dt 变 → 浪涌变 → 实际安全区变。

工程实操:用模块时严格按 datasheet 标定的 RG 测 RBSOA,自己换驱动 IC 要重测;不能假设"RG 变了 RBSOA 不变"。

IGBT 内部是 MOSFET + PNP BJT 的级联:MOSFET 提供栅极控制,BJT 提供电导率调制(类似双极性器件的低 RDS(on))。带来两个特性:

• VCE 起始有 PN 结压降(典型 0.7-1.0V),不是 RDS(on) 那样从原点出发
• 没有 body diode(MOSFET 有),要外置反并联二极管

低负载下 MOSFET 的 RDS(on) × I 比 IGBT 的 PN 压降 + ohmic 小 → MOSFET 损耗低。高负载下交叉,IGBT 反向赢——这就是为什么 EV 主驱(几百 A 持续电流)用 IGBT / SiC,而手机充电器(< 5A)用 MOSFET。

MOSFET RDS(on) 在 25→150°C 升高约 2× → 高温损耗增。IGBT 低载下温度系数为负(VCE 降),高载下为正(ohmic 部分主导)。这是 IGBT 多片并联时不需要"严格 VCEsat(通态压降)配对"的物理原因——低载负温度系数自带均流(击穿电压 BVCES/BVDSS 只在雪崩边缘才相关,与正常导通均流无关)。

Datasheet 的 IEC 60747-8 测试条件:

• Cies(Input capacitance):$CGE+Cres$,gate-emitter 短路 + collector-emitter AC 短路下测
• Cres(Reverse transfer):$CCG$ Collector-Gate 之间,Miller capacitance
• Coss(Output):$CCE+Cres$,gate-emitter AC 短路 + collector-emitter 间测

这一节先给出“工程含义”需要同时考虑的几个判断点，后面的条目按工程优先级展开。

• Cies 决定栅极驱动功率:$Pdrive=VG{E}^2\cdot fsw\cdot Cies$。500nF 的 Cies @ 20kHz @ 15V → 2.25W 驱动功耗,要选合适驱动 IC 输出能力
• Cres 决定 Miller 反耦合:开关瞬态 $VCE$ 变化通过 Cres 把电荷反向耦合到栅极,产生 Miller 平台。Cres 越大 dv/dt 越慢
• Coss 决定 dv/dt 上限:输出节点的等效电容,与回路电感谐振决定振荡频率

MOSFET datasheet 用 Ciss / Crss / Coss(s = Source)。IGBT 用 Cies / Cres / Coss(e = Emitter)。字母 i/r/o 和 s/e/g 对应同一物理量,只是端子命名不同。

驱动级平均功率由总栅极电荷、电压摆幅、开关频率三个量决定:

但 $QG$ 是 datasheet 给的"标准条件"(典型 $VGE=-15\mathrm{V}\to +15\mathrm{V}$)。实际驱动用 0V 或 -8V 关断时,有效电荷会更少:

工程例:FS200R07N3E4_B11,$QG=2.15\mu \mathrm{C}$,$RGint=2.0\Omega$,$fsw=10\mathrm{kHz}$,驱动 -8/+15V:

每相每个 IGBT。三相六个 IGBT 总 ≈ 2.2W。驱动 IC 的 supply 必须能持续提供。

驱动电流瞬时峰值出现在 Miller 平台前后,理论公式给上界:

理论峰值由 $VGE$ swing 除以总栅极回路阻抗:

例:$VGE$ swing 23V,$RGext=2.0\Omega$,$RGint=2.0\Omega$:

实际工程中永远达不到这个峰值,因为:

• driver 输出级有 source/sink 电流上限
• 栅极走线寄生电感限制 di/dt
• $QG$ 在 Miller 平台被消耗

但这个计算值是驱动 IC 选型的下限 — 选 5A peak 的驱动 IC 大概率不够,要选 8-10A peak。

看 datasheet 标的 $RGint$ 是等效值,模块内部实际分布到多个芯片栅极。

大功率模块内部不是单一 $RGint$,而是分布到多个并联 IGBT chip 的栅极电阻,目的是让多 chip 电流均衡(避免最快开通的 chip 抢电流烧 die)。datasheet 标的 $RGint$ 是等效总值。

工程含义:外部 $RGext$ 加进总环路,$RGtot=RGext+RGint,eff$ 才是真正决定 di/dt 的电阻。设计 driver 时常被忽略,以为 $RGext=2\Omega$ 就够了,实际算上 $RGint$ 后 turn-on 慢两倍。

把 $CGC$ 与 $CGE$ 看作分压器,栅极抬升量:

例:FS200R07N3E4_B11 $Cies/Cres=13/0.38\approx 35$,即 $Cres/Cies=0.029$。若对管 turn-on 引起 $\Delta VCE=600\mathrm{V}$,$VGE,kick\approx 17\mathrm{V}$ — 远超阈值!

但这是 $VCE=25\mathrm{V}$ 测的电容值,$Cres$ 随 $VCE$ 上升急速下降:

到 $VCE=600\mathrm{V}$,$Cres$ 缩到约 0.08 nF,$VGE,kick$ 实际只有约 4V。这就是为什么"高电压工作时 dv/dt 反而更安全"的物理依据。

现代工业 / 车规 IGBT 设计有三条互补的防 parasitic turn-on 路径,通常组合使用:

车规 / 工业级 SiC 驱动几乎都是 -8V/+15V + Active Miller Clamp 双重防护。普通 Si IGBT 0V 关断在 dv/dt < 5 kV/μs 工况下尚可。

JEDEC / IEC 60747-9 给出 4 个开关时间的精确定义,以下表格列出各时刻条件:

典型数量级(FS200R07N3E4_B11,$VCE=300\mathrm{V}$,$IC=200\mathrm{A}$,$VGE=\pm 15\mathrm{V}$,$RG=2.0\Omega$):

• $td,on$: $0.15\mu \mathrm{s}$(25°C)→ $0.17\mu \mathrm{s}$(150°C)
• $tr$: $0.03\mu \mathrm{s}$ → $0.04\mu \mathrm{s}$
• $td,off$: $0.34\mu \mathrm{s}$ → $0.38\mu \mathrm{s}$
• $tf$: $0.06\mu \mathrm{s}$ → $0.07\mu \mathrm{s}$

turn-on 的延迟比 turn-off 短,主要因为 IGBT 内部 storage charge 在关断时要复合掉。

开关损耗按 turn-on / turn-off 分别积分,定义来自 datasheet 标的 $t1\to t4$ 区间:

同条件下:$Eon=1.10\mathrm{mJ}$(25°C)→ $2.00\mathrm{mJ}$(150°C);$Eoff=7.90\mathrm{mJ}$ → $9.65\mathrm{mJ}$。

$Eoff$ 显著大于 $Eon$,因为关断时 IGBT 的 tail current(BJT 部分载流子复合)是主要损耗源。这是 IGBT 相比 MOSFET 的固有劣势。

$Eon$ / $Eoff$ 同时是 $RG$ 和 $IC$ 的强函数。增大 $RG$ → $di/dt$ 减小 → $Eoff$ 降不了多少(tail current 主导),但 $Eon$ 会增加(更长的 Miller 平台)。

datasheet 在 switching loss 图上会标"the minimum allowed external gate resistor"(图 24b)。低于此值会出现:

• 高 $di/dt$ 触发反并联二极管反向恢复振荡
• 高 $du/dt$ 触发 parasitic turn-on
• 短路时关断峰压超过 RBSOA

典型 IGBT3:$di/dt<5700A/\mu \mathrm{s}$ 和 $du/dt<4000V/\mu \mathrm{s}$ 是双约束,$RG,min$ 取两者的较大值。

Datasheet VCES = 650V,Vbus = 400V:

关断浪涌峰值估算,模块内部 $Lp\approx 50\mathrm{nH}$,di/dt 峰值约 $1000A/\mu \mathrm{s}$:

SPWM 三相 VSI 每个 IGBT 的平均电流和有效值电流(相电流峰值 Ipk = 78A,调制比 m = 0.95):

VCEsat 用分段线性模型(从 datasheet 输出特性曲线在 Tj = 125°C 读取):V0 = 0.9 V,rd = 6 mΩ:

Datasheet 给 $Eon/Eoff$ @ 200 A、300 V,分别在 25°C 和 150°C。先温度插值到 Tj = 100°C:

再按实际电流 78 A 线性缩放(IGBT 开关能量 $\propto IC$):

再按电压 400V/300V 缩放($\propto VCE$,近线性):

单 IGBT 开关损耗:

单 IGBT 总损耗:

热通路:芯片(RthJC = 0.060 K/W)→ 铜脂(RthCH = 0.020 K/W)→ 液冷散热器(RthHA = 0.015 K/W):

结温裕量(Tj,max = 150°C):

驱动采用 -8V/+15V 配置($Q^{\prime }G/QG\approx 0.75$),六个 IGBT 同时驱动(§6.1 公式):

驱动 IC 辅助电源须持续供应约 2.2 W,6 路隔离通道各约 0.37 W——与 §6.1 结论吻合,验证一致性。

FS200R07N3E4_B11 标 ICRM = 400A(≈ 2× ICnom)。许多工程师误认为"芯片能扛 400A 脉冲"。真实限制因素是模块内部铝 bond wire 的熔断电流,datasheet 注明"determined by package"。哪怕芯片本身的瞬态热极限远高于 400A,封装也把你锁死在 400A 以内。脉冲验证必须跟 datasheet 的脉冲波形条件一致,不能只靠热裕量推断。

Datasheet 表格常列两个 ICnom:@Tcase = 25°C 和 @Tcase = 70°C。FS200R07N3E4_B11 @ 25°C 是 200A;若散热设计让 Tcase 维持在 70-90°C,实际允许持续 IC 比表头数字少 15-30%。最坏实践是直接拿 25°C 的 200A 做上限,高温下焊盘超温。设计时必须用实际工作 Tcase 下的 ICmax 做上限。

Datasheet 的 RBSOA 有明确的 $RGext$(通常在图注里标注)。换了不同 $RGext$,di/dt 变,浪涌峰值变,RBSOA 边界就跟着偏移——厂商通常只测默认 RG 的 RBSOA,不提供 RG 扫描曲线。工程实操:更换驱动 IC 或 RG 后必须自测关断 VCE 波形,确认不越 RBSOA 线。

Datasheet 的 Cies/Cres/Coss 是 @VCE = 25V 测的。实际工作在 400-600V 时,Cres 随 VCE 急速缩减(耗尽层加宽,结电容 $\propto 1/\sqrt{VCE}$)。用 25V 值估算 Miller 反耦合会严重高估 Cres,导致误判"parasitic turn-on 风险很大"。正确做法是查 Cres(VCE) 曲线,取实际工作点的值(见 §7.1)。

Datasheet 的 $Eoff$ 是感性负载测试,测的是 IGBT 关断 + 对管 FWD 反向恢复的总能量。换一颗更快或更慢的 FWD(比如从标配 Si FWD 改成 SiC 肖特基),Eoff 数字会显著变化。直接把 Si IGBT datasheet 的 Eoff 套进 SiC FWD 设计场景,会高估损耗。

FS200R07N3E4_B11 的 RGint = 2.0 Ω。如果设计驱动时只考虑 RGext = 2.0 Ω,实际总栅极电阻是 4.0 Ω——di/dt 比预期慢约一倍,开关时间增加。同时在短路限流测试里,RGint 是一个控制变量:忘记它会导致测试条件与 datasheet 不符,RBSOA 边界对比无效。

稳态 RthJC = 0.060 K/W 是 DC 连续功耗下芯片到基板的热阻。脉冲负载(储能充电器突发大电流、电机启动短暂过载)峰值功耗可能是平均值的 5-20 倍,但热量仅渗透到芯片表面薄层、尚未到达基板,实际结温升远低于 Ptot,peak × RthJC。必须查 datasheet 的 Zth(t) 曲线(Transient thermal impedance),按实际脉宽读对应有效热阻,否则严重高估结温、做出过于保守的降额。

基准工况(§9.4)Tj = 93.3°C,裕量 56.7°C。若环境温度从 85°C 升到 105°C(EV 夏天工况),且散热器局部堵塞后 RthHA 翻倍至 0.030 K/W:

裕量从 56.7°C 缩到 35.9°C。若负载同时上升 10%(电流 ×1.1),损耗约增 11%($Ptot\approx 92\mathrm{W}$):

距 150°C 仅剩 35°C。焊层老化后 RthJC 可再增 20-40%,触及过温保护。高可靠性设计目标:寿命末期最坏工况 Tj ≤ 125°C。

设计目标 $Lp=50\mathrm{nH}$,若铜排设计失控或安装错误使 $Lp$ 升至 100 nH,关断 di/dt 不变,浪涌峰值翻倍:

500V 超过"0.65 × VCES = 422.5V"的推荐安全线。结合 RBSOA 测试条件与实际 RG 的差异(G3),实际安全裕量未知。铜排设计评审中 Lp 测量是强制项:用高速探头实测关断 VCE 波形,Vspike > 50V 即触发复查。

IGBT 的 $VGE,th$ 有正温度系数:低温 -40°C 时比 25°C 高约 +0.5V,驱动余量不变但阈值离 VGE,on 更近。更危险的是模块内部多芯片冷启动均流问题:低温下各芯片 $VGE,th$ 分布更分散(自加热极慢),最先开通的 chip 瞬时承担全部负载电流。若跳过软启动直接全速 PWM,单 chip 电流可达额定值的 1.5-2 倍。同时 Eon 在低温下比高温高约 10-15%(载流子迁移率降低)。正确实践:冷启动期间限制 PWM 占空比并拉高 RGext 减缓 di/dt,待模块温度升过 0°C 后再逐步恢复全速。