3-Level NPC / T-NPC 三电平逆变器 — 拓扑 · 中点平衡 · 损耗分布 · 栅驱短路保护

NPC(Neutral Point Clamped,I 型):四个 IGBT 垂直串联在 DC+ 到 DC- 之间,AC 从中间引出;两个钳位二极管 D5/D6 把内管节点钳到中性点 N。电流"进出中点"要穿过钳位二极管:

• T1 在 DC+,T4 在 DC-(外管,outer)
• T2/T3 在中间(内管,inner)
• D5 从 N 到 T1-T2 中点(上钳位),D6 从 T3-T4 中点到 N(下钳位)
• AC 输出从 T2-T3 中点引出

TNPC(T-type NPC,T 型):一对垂直外管(T1/T4)直接接 DC+/DC-,一个双向开关(T2/T3 共射反串)横接 N 到 AC。电流去中点走这个双向开关,没有钳位二极管:

• T1/T4 走 DC+/AC 与 DC-/AC 路径(外管)
• T2/T3 反向串联组成双向开关,连 N 到 AC(内管)
• T2/T3 自带反并联二极管充当双向导通,免掉专门的钳位二极管

一句话抓住区别:电流去中点的代价谁付。NPC 让电流穿两个钳位二极管;T-type 让电流穿一个双向开关。这决定了下面的耐压和损耗全都不一样。

半电压这条本质对两种拓扑的落地不同:NPC全部器件都只阻 $VDC/2$;T-type 只有内管阻 $VDC/2$,外管仍要阻全 $VDC$(因为 N 态时 T1 从 DC+ 看到 AC=DC-,压差是全母线):

关键点常被记反:T-type 的外管并不省耐压——它要扛全母线,和两电平一个档次。T-type 省的是内管和钳位二极管,以及下一节要讲的导通路径少串一个器件。而 NPC 的漂亮之处是四个器件齐刷刷半电压,选型统一、采购简单。

选哪种三电平很大程度被 DC 母线电压和成本结构决定,而非单一性能指标:

• NPC:1500V 光伏逆变器(成本敏感、高效率)、大功率 UPS(100kW 以上)、中压变频——全器件半电压,高压系统里优势最大
• TNPC:低压三电平(<800V DC 母线),导通损耗低、模块化集成度高,商用/工业级常见
• EV 主驱:2-level SiC + 800V 仍主流;部分 1200V+ 电池平台在评估三电平 NPC/ANPC(见 汽车 SiC 三电平深度)

每相桥臂三个状态 P / O / N 对应输出 $+VDC/2$ / $0$ / $-VDC/2$,由 4 个开关的组合决定(Powerex TLI AN Table 1;ETH T-type commutation 表一致):

从表里直接读出两条载重结论(Powerex AN 明确指出):① 内管 T2/T3 在大半个周期都导通(P 和 O 都开 T2、O 和 N 都开 T3),所以内管导通损耗大、开关损耗小;外管反之。② NPC 的 P/N 态电流穿两个串联器件(T1+T2),T-type 只穿一个(T1)——这正是 T-type 导通损耗更低的结构根源,§5 会量化。

三电平的调制器只允许 P↔O 和 O↔N,禁止 P↔N 直跳(ETH:"Direct transition PN or NP is omitted")。原因就是本质那条:P↔N 直跳会让 AC 节点一步跳全 $VDC$、dv/dt 翻倍、且某器件瞬间承受全母线——三电平费半天劲换来的半电压全丢了。所有 commutation 都经过 O 态,每次换流电压只有 $VDC/2$。

以 P → O 换流为例(T1/T2 ON,输出接 DC+,要切到 N)。外管先关是硬规则:

• 第一步:T1 关断 → 电流换流到 D5 → T2 路径(从 N 经 D5 到 T1-T2 中点,再过 T2 到 AC)。此时 T1 阻 $VDC/2$,T2 仍 ON。
• 第二步:T2 保持,进入 O 态;若继续到 N,再关 T2、开 T3/T4。
• 错序(T2 先关):T1 仍 ON,电流被迫换流到 D4(经 T3/T4 反并联到 DC-),整段 $VDC$ 加到 T2 → 若 $VDC$ > T2 阻塞电压 → 击穿。

T-type 换流更短,且 ETH 给出的是与电流方向无关的统一时序(current-independent commutation sequence),这让驱动逻辑更干净。P → O 换流:

• 正电流 $Iout>0$:① T1/T2 ON;② T1 关 → $Iout$ 换流到 D3 + T2(经内管双向开关到 N);③ 关断延迟 $Td$ 后开 T3。
• 负电流 $Iout<0$:① T1/T2 ON;② T1 关;③ $Td$ 后开 T3 → $Iout$ 换流到 T3 + D2。
• 错序(T2 先关):T1 仍 ON,电流被迫换流到 D4,整段 $VDC$ 加到 T2 → 击穿。

无论 NPC 还是 T-type,本质都是:外管先关,让电流换流到中点通路(NPC 的钳位二极管 / T-type 的双向开关),内管才能在 $VDC/2$ 下安全关断。错序时电流没有中点路径,被迫走"全母线通路",内管吃全压。工程上这条规则由三电平专用 driver 的 interlock + dead time 硬实现(如 SEMIKRON SKYPER12,§10),不靠 MCU 现算。

任一时刻流入中点 N 的电流,等于当前处在 O 态的那些相的相电流之和。三相各自在 P/O/N 间调制,中点电流 $iN(t)$ 是三相电流按各自 O 态占空的加权和。它有两个成分:

• 开关频率纹波:每个 PWM 周期灌抽,幅值小、频率高,靠电容容抗滤掉。
• 低频振荡:即使三相平衡,$iN$ 仍含三倍基波频率(3rd harmonic)的净分量——50Hz 输出对应 150Hz 中点电压振荡。这个低频分量幅值大、电容容抗高,是真正定 DC-link 电容大小的驱动量(Ogan et al., IET Power Electronics 2024:三电平电容 sizing 必须同时考虑开关频率谐波与低频谐波,而低频分量值更大)。

低频振荡幅值 $\Delta VN$ 随输出电流增大、随基波频率和电容增大而减小,并强依赖调制方式、调制度 $m$ 与功率因数。

三相三电平共有 $3^3=27$ 个开关状态,映射到 19 个不同的空间矢量;其中有 6 对冗余小矢量(redundant small vectors):每个小矢量能由两个开关状态实现(称 P-type 与 N-type),二者产生相同的线电压(输出波形一样),但对中点注入相反方向的电流(MDPI/IET 综述:"six pairs of redundant switching-states … each pair having opposite effects on NP balancing")。

这就给了控制器一个"免费"旋钮:在不改变输出电压的前提下,根据当前 $VN$ 偏移方向和相电流方向,选择那一对里能把中点拉回的状态。SVPWM / 载波调制里通过调整冗余小矢量的 dwell time 分配来主动平衡中点。极端场景(低基频、高调制度)冗余矢量不够用,需叠加注入或降额。

DC-link 分裂电容按低频(3 次谐波)中点电压纹波定容,而非开关纹波(Ogan 2024)。工程结论与失效链:

• 电容取够大 + 主动平衡,把 $\Delta VN$ 压到远小于器件余量(典型 $\Delta VN<5\%VDC$)。
• 失效模式:中点漂移未控 → 一侧器件稳态阻 $VDC/2+\Delta VN$ → 长期过压/加速老化,叠加 $L\cdot di/dt$ spike(§6)时直接击穿。这就是为什么三电平的过压核算必须把中点漂移预算叠进器件耐压余量。
• ANPC(active NPC,把钳位二极管换成有源开关)进一步增加中点控制自由度,是高性能三电平的演进方向。

导通损耗由每个状态下电流穿过的器件压降决定。回到 §3.1 状态表:

• P/N 态:2-level 与 T-type 都只穿 1 个外管;NPC 穿 2 个串联器件(T1+T2)。用 §8 的器件值,NPC 外态压降 $\approx 2\times 1.5\mathrm{V}=3.0\mathrm{V}$,T-type 单管 1200V $\approx 1.7\mathrm{V}$——NPC 导通损耗结构性更高。
• O 态:两者都穿 2 个器件(NPC 是内管+钳位二极管,T-type 是双向开关两段)。

净结论(ETH):T-type 导通损耗低于 NPC(外态少串一个器件),这是 T-type 在中低频的效率来源。

开关损耗 $Psw=fsw\cdot (Eon+Eoff)$,而 $Eon+Eoff\propto V\cdot I$。两个杠杆:换流电压和器件速度。

• 换流电压:三种拓扑的每次 commutation 都在 $VDC/2$(§3.2),对比 2-level 的全 $VDC$——即使 T-type 的 1200V 外管,ETH 明确*"Commutation voltage is only Udc/2"*,开关损耗按半电压算。
• 器件速度:NPC 全用低压快器件(600V),开关能量最小、开关损耗随 fsw 上升最平(ETH:"3-level NPC efficiency has flattest dependency on fs");T-type 外管是 1200V 器件(较慢、$Eon+Eoff$ 大),fsw 高时开关损耗涨得快。

把导通(T-type 赢)和开关(NPC 高频赢)两条曲线叠起来,得到清晰的分频段甜点(ETH 10kW/700V 效率对比,直接结论):

两条延伸结论(ETH):SiC 钳位二极管只在很高 fsw(>50 kHz)才划算(否则贵且抬导通损耗);芯片面积上,fsw=35 kHz 时 $A2level\approx 2\times A3levelNPC$(总硅面积)——三电平把损耗摊到更多器件、每片可做小,总硅面积在高频反而更省。这颠覆了"三电平器件多=成本一定高"的直觉:高 fsw 下三电平的总硅面积更小。

NPC 拓扑的 commutation 路径分两种,取决于电压电流象限:

• 短 loop(active power,$Iout>0$ 且 $Vout>0$):换流路径 T1 → D5 短闭合,寄生电感小
• 长 loop(reactive power,$Iout>0$ 但 $Vout<0$):换流路径绕到对面 D6 → T3 → T2 长闭合,寄生电感大 2-3 倍

直接后果:reactive power 工作点的 IGBT 峰压比 active power 高很多。光伏 / 工业变频做大量 reactive,这条曲线决定 IGBT 选型余量。

关断峰压近似为半母线加上寄生电感的感应电压:

其中 $Lloop$ 是 commutation loop 寄生电感(典型 100-300 nH),$di/dt$ 取决于 IGBT 关断速度(典型 1-5 kA/μs)。

例:$VDC=1000\mathrm{V}$,$Lloop=200\mathrm{nH}$,$di/dt=3000A/\mu \mathrm{s}$:

这超过 1200V IGBT 的安全余量(典型 derating 留 200V),再叠上 §4 的中点漂移 $\Delta VN$ 就更危险——必须限峰压。

工程上有两条互补的路:

• 加大栅极电阻 $Rg$:减慢 $di/dt$,降峰压。代价是开关损耗增加。现代 IGBT 的关断过程在大电流时主要由 storage charge 决定,$Rg$ 控制能力有限,这条只能解决一部分。
• Active Clamping:把超过阈值的 $VCE$ 反馈回栅极,强制把 IGBT 重新部分导通,主动钳位。这是三电平内管的标配(§7)。

从 IGBT 集电极接一串 Zener 二极管到栅极,Zener 总击穿电压 $VZener$ 设在期望钳位水平——基准是该器件自身的稳态阻断电压,不是全母线 $VDClink$:三电平内管(NPC 全部器件、TNPC 内管)只阻 $VDC/2$,取 $VZener\approx 1.05\cdot (VDC/2)$;只有阻全母线的器件(TNPC 外管)才取 $VZener\approx 1.05\cdot VDClink$。若对只阻 $VDC/2$ 的内管误用 $1.05\cdot VDClink$(如 700V 母线算出 735V),钳位点会高过内管耐压(600/650V 档),Zener 在器件击穿后才导通、保护失效——与 §7.3「内管必装 active clamping」直接矛盾:

• 正常关断:$VCE$ 上升到 $VZener$ 以下,Zener 不导通,driver 完全控制
• 过压瞬间:$VCE$ 上冲超过 $VZener$,Zener 链导通,电流注入栅极,重新部分打开 IGBT,让它进入线性区放电
• $VCE$ 下降到 $VZener$ 以下:Zener 截止,正常关断继续

active clamping 工作时栅极电压波形会出现"二次升高":

• 第一段:driver 把 $VGE$ 从 $VP$ 拉到 $VN$(关断初始)
• 第二段(active clamping 介入):$VGE$ 被反馈电流拉回到约 $Vth$(再次导通)
• $VCE$ 被"压"在 $VZener$ 水平,持续到 $di/dt$ 消耗到不需要钳位
• 第三段:$VGE$ 最终落到 $VN$,$VCE$ 稳定到 $VDClink$

这个二次电压平台是 active clamping 工作的可见证据。设计 review 时示波器抓 $VGE$ + $VCE$ 双通道波形是必看项。

哪几个 IGBT 必装 active clamping 取决于该器件的阻塞电压余量 + commutation loop 寄生电感:

• NPC:外管 T1/T4 阻塞电压 = $VDC/2$,余量足,可以不装;内管 T2/T3 必装(长 loop 寄生电感大、路径复杂)
• TNPC:外管 T1/T4 阻全 $VDC$、余量足;内管 T2/T3 几乎必装——内管阻塞电压(如 650V)与 $VDC/2$(700V 母线取 350V)之差还要扣掉中点漂移 $\Delta VN$,任何 $L\cdot di/dt$ spike 都会超阈

工程惯例一句话:三电平内管不装 active clamping = 设计缺陷。

同一工作点,ETH 给出的实际器件(全部是 Infineon 量产件):

datasheet 载重参数(Infineon,$Tj=150{}^{\circ }\mathrm{C}$ 除非注明):

• IKW25T120(1200V):$VCEsat\approx 1.7\mathrm{V}$(@25A/25°C typ);$Eon=3.0\mathrm{mJ}$、$Eoff=4.0\mathrm{mJ}$($Ets\approx 7.0\mathrm{mJ}$)@ $600\mathrm{V}/25\mathrm{A}$、$RG=22\Omega$。
• IKW30N60T(600V):$VCEsat=1.5\mathrm{V}$(@30A/25°C typ,max 2.05V);二极管 $VF=1.65\mathrm{V}$;$Ets=2.1\mathrm{mJ}$ @ $400\mathrm{V}/30\mathrm{A}/175{}^{\circ }\mathrm{C}$(该器件 $Tj$ 上限 $175{}^{\circ }\mathrm{C}$;datasheet 无 150°C 档)。

导通损耗看每个状态电流穿几个器件。P/N 态电流路径的器件压降(§5.1):

• 2-level / T-type 外态:单 1200V 管,$VCEsat\approx 1.7\mathrm{V}$
• NPC 外态:2 个 600V 管串联,$2\times 1.5=3.0\mathrm{V}$

以相电流器件平均值 $Iavg\approx \hat{I}n/\pi \approx 6.5\mathrm{A}$ 粗算单器件外态导通功率:2-level/T-type $\approx 1.7\times 6.5\approx 11\mathrm{W}$;NPC $\approx 3.0\times 6.5\approx 20\mathrm{W}$(热态 $VCEsat$ 再加约 20-25%)。NPC 外态导通损耗结构性高出约 75%——与 ETH 结论一致:T-type 导通损耗最低。

开关损耗按 $Psw=fsw\cdot Et{s}_{scaled}$,$Ets$ 线性缩放到实际电压和电流(基波平均换流电流 $\approx \hat{I}n/\pi \approx 6.5\mathrm{A}$)。取 $fsw=16\mathrm{kHz}$:

读出三条:① 换流电压减半让 T-type 外管开关损耗从 34W 砍到 17W(和 2-level 同器件,只因电压半)。② T-type 每次 commutation 一外一内,单臂开关损耗 $\approx 17+6=23\mathrm{W}$。③ NPC 全用快 600V 器件,单臂开关损耗 $\approx 2\times 6=12\mathrm{W}$——比 T-type 低,因为没有慢的 1200V 外管。(数字为线性缩放的量级估算,精确值需器件实测 $Eon(V,I)$ 曲线;劈分方向与 ETH 一致。)

把 §8.2 导通 + §8.3 开关合起来,回到 §5.3 的甜点:

• 本工作点 16 kHz 落在 T-type 甜点(8–20 kHz):T-type 导通最低 + 换流半电压,综合效率最优。
• 推到 fsw > 20 kHz:T-type 的 1200V 外管开关损耗随 fsw 陡涨,NPC 的全 600V 快器件反超(开关损耗随 fsw 最平)→ 改选 NPC。
• 降到 fsw < 8 kHz:开关损耗不再主导,2-level 器件最少、成本最低胜出。
• 800V EV 母线延伸:同拓扑逻辑,外管选 1200V(仍够,余 400V)、内管改 650V,并把中点漂移 $\Delta VN$ 叠进内管余量;更高 fsw / 更高效率场景转 SiC ANPC(见 汽车 SiC 三电平嵌入式模块)。

这种短路发生在 IGBT 模块端子之外(典型在 AC 输出线 / 电机绕组 / 变压器初级):

• 电流路径:经 IGBT → 输出电感 → 短路点 → 回 IGBT
• 限流元件:AC 端的 choke / 变压器漏感会限制 $di/dt$
• 检测:电流传感器在输出回路上能直接测,检测时间窗口宽(几十 μs 量级)
• 关断顺序:严格"外先内后"(detect → 外管 soft-off → 等 commutate → 内管关)

由于电流被 AC choke 限制,关断时序按 normal switching 走即可,$tpsc$ 余量足。

这种短路发生在 IGBT 模块内部或附近(典型:绝缘缺陷 / 金属碎屑 / 母线排短路):

• 电流路径:直接经 DC bus + IGBT,无 AC choke 限制
• $di/dt$:可达 kA/μs 数量级
• 检测:电流传感器测不到(传感器在 AC 端),只能靠 DESAT(IGBT 自身 $VCEsat$ 异常抬升来判)
• 关断窗口:$tpsc$(典型 8-10 μs),超时即破坏

inverter 内部短路是三电平工程的死亡场景。所有 IGBT 数据手册都会给 $tpsc$ 规格,设计的 DESAT + soft-off 链路总延迟必须 < $tpsc$。

短路类型再分:

• Phase-to-Phase:相 A 短到相 B,电流必经过两条 phase leg 的外管(T1 或 T4)
• Phase-to-DC:相 A 短到 DC bus(包括 DC+ 和 DC-),电流可能只经过内管(如果短到中点 N)

关键工程结论:phase-phase 短路检测外管 DESAT 充分(电流必走外管);phase-DC 短路检测外管 + 内管都要装 DESAT(电流可能不走外管)。

只在外管装 DESAT 检测就够了。检测到后:

• T1 立刻 soft turn-off(高 $Rgoffsoft$,降 $di/dt$,减小 $L\cdot di/dt$ spike)
• 电流换流到 D5 + T2 / D6 + T3 路径
• T2/T3 等待一个时间窗口(让电流彻底换流完)再关断 — 不能跟着 T1 一起关,否则 T2 承受全压

实施关键:driver IC 把"T1 错误信号"传给 T2 driver,T2 driver 等延迟 $td$ 后再关,而不是立刻。SEMIKRON SKYPER12 在 NPC 模式下就是这个逻辑。

外管 + 内管都装 DESAT。检测到内管 DESAT 时:

• T2 立刻 soft turn-off(理论上电流不大,因为只有一段 $VDC/2$ 驱动)
• T1 同步关断
• T3/T4 维持原状态

phase-DC 短路概率比 phase-phase 低,但量产里仍会发生(典型来源:母线绝缘老化 / DC 滤波电容短路)。

phase-phase 短路情景下的关断时序(NPC,正电流方向):

• $t=0$:T1 检测到 DESAT,error 信号上升
• $t<tpsc$:T1 driver 启动 soft turn-off,T1 的 $VGE$ 从 $VP$ 拉低
• $t\approx 2\text{-}5\mu \mathrm{s}$:T1 电流减小,D5 电流上升(换流到 D5)
• $t=td$(典型 5-10 μs):换流完成,T2 driver 收到延迟关断指令
• $t>td$:T2 的 $VGE$ 拉低,T2 电流减小,电流走 D5 + D2 续流到完全消失

整段时序必须 $\le tpsc$,典型 IGBT $tpsc\approx 10\mu \mathrm{s}$ @ 1200V。

软关断不是简单"加大 $Rg$"。具体是在 driver 的 turn-off 路径上并联一个 $Rgoffsoft$,只在 fault 时启用。典型选值:

• 正常 turn-off:$Rg=3\text{-}10\Omega$
• Soft turn-off:$Rgoffsoft=30\text{-}100\Omega$

soft-off 的 $di/dt$ 比正常关断慢 5-10 倍,$L\cdot di/dt$ spike 相应降低,IGBT 在短路电流下不被过压击穿。代价:关断损耗增加(单次 fault 不重要,但电流冲击大)。

常见误判:看到 T-type 导通损耗更低就选 T-type,忘了外管仍是 1200V、fsw>20kHz 后 T-type 开关损耗陡涨反超 NPC。工程上把 6 个维度同时看:

最隐蔽的坑:按 $VDC/2$ 选内管耐压,忘了 §4 的中点漂移 $\Delta VN$ 会叠在上面。内管实际稳态应力是 $VDC/2+\Delta VN$,再叠 $L\cdot di/dt$ spike。内管耐压核算必须 = $VDC/2+\Delta VN+spike$ 余量,否则中点一漂就过压老化。

2-level 驱动 IC 假定 interlock 只在同相上下管之间,三电平还有外内管之间。直接搬会缺"外内 dead time",时序错乱直接击穿。必须用三电平专用 driver(SKYPER12 / 同等),或把 4 个 IGBT 用 4 个独立 driver 加自定义 interlock。

$VZener$ 设太低(如 $VDClink$ 的 90%),正常关断也触发钳位 → 关断损耗暴涨、效率掉;太高则起不到保护。工程上设 $VZener\approx 1.05\cdot VDClink$ 是平衡点。

很多团队只测 phase-phase 外管 DESAT,没测 phase-DC 内管 DESAT。量产时 DC bus 短路发生,IGBT 全炸。FMEDA 必须覆盖两种 phase 短路 × 两种位置(外部/内部)的 4 种组合,每种用 fault injection 实测响应时间。

只测 active power 工作点的关断峰压,系统投运后跑 reactive(电网无功、电机轻载),长 commutation loop 引起更大峰压击穿 IGBT。设计验证必须扫所有四象限工作点,active / reactive / 容性 / 感性各扫一遍。

工程团队拿到 ANPC(Active NPC)方案时常见误区:把钳位二极管换成有源开关,以为只是降导通损耗、控制逻辑不变。ANPC 的有源钳位开关让每个 O 态可以选"电流走上开关"还是"走下开关",给了 6 种 O 态分支——不同分支下各器件的导通/开关损耗分配完全不同,可以按热分布做负载均衡甚至单器件变频。但控制器如果只按 NPC 逻辑发 O 态指令(不区分上下分支),有些器件温度被过度集中 → 局部热失效。ANPC 上线前必须重新设计 modulator 来利用 6 支 O 态的自由度,不能直接套 NPC 调制表。

标准设计验证点通常取调制指数 $m\approx 1.0$ 附近。但电机起步 / 低速区或逆变器降额运行时 $m$ 可能跌到 $0.3$–$0.5$。问题:低 $m$ 时 O 态占空急剧增加,中点注入电流幅值增大、冗余小矢量的平衡能力却不足以覆盖更大的注入量,低频中点振荡幅值 $\Delta VN$ 可增大 2–4 倍(Ogan 2024:电容 sizing 必须按最坏 $m$ 工作点,而不是额定点)。实践对策:① DC-link 电容按 $mmin$ 工况定容;② 控制器在低 $m$ 区切换到更激进的冗余矢量注入策略;③ 低速区若中点实测振荡超限,临时降额或插入 O 态中点钳位电路。

三电平的两个串联 DC 电容需要对称充电,才能让中点 $VN=VDC/2$。预充回路(通常是限流电阻串正常充电路径)如果两电容的初始电荷不同,充电时序不对称,预充完成瞬间中点可能偏移 $\pm 10$–$20\%VDC$。控制环路闭合之前没有主动平衡——若这段时间刚好测试触发 PWM,内管承受的实际阻塞电压是 $VDC/2+\Delta VN$,超过额定耐压。设计必须:① 预充回路对两电容同步充电(分段预充或双回路);② 控制环路闭合前用硬件检测 $|VN-VDC/2|<Vthreshold$ 才允许 PWM 使能;③ $Vthreshold$ 留给器件余量减去 spike 的安全窗口(典型 $<5\%VDC$)。

把 NPC 从 IGBT 升级到 SiC MOSFET 以提升 fsw 时,器件速度不再是瓶颈。新的瓶颈出现在钳位二极管上:O 态换流时电流仍要通过 Si 钳位二极管,其反向恢复电荷 $Qrr$ 在 $fsw>50\mathrm{kHz}$ 时产生显著的恢复损耗,抵消了 SiC 的开关优势(ETH:"SiC clamp diodes are only beneficial above 50 kHz")。真正在超高频场景下发挥 SiC 优势,必须切换到 ANPC——把钳位二极管换成 SiC MOSFET 有源开关,消除 $Qrr$,重获三电平在高 fsw 的效率上限。结论:NPC + SiC 在 $fsw>50\mathrm{kHz}$ 时的升级路径终点是 ANPC,不是更快的钳位二极管。