Electro-Thermal Simulation — SPICE 联合仿真 Tj 演化

热与可靠性L2别名 electro-thermal simulation · thermal SPICE · RC thermal model · Foster model · Cauer model · 热-电类比 · Zth simulation · 瞬态热阻仿真 · thermal subcircuit · PSpice RC thermal · 联合电热仿真 · Vishay PS_RC · junction temperature simulation相关[[topic-lfpak-thermal-design]][[topic-mosfet-soa]][[topic-mosfet-loss-decomposition]]

本质与导读

本质功率半导体的一维热流场景不必动用 ANSYS Icepak / Comsol —— 因为热传导方程离散化后与 RC 电路方程数学完全等价(Rth/Cth/ΔT/P 对应 R/C/V/I)。把数据手册 Zth 曲线 fit 成 RC ladder(Foster 拟合方便、Cauer 物理对应,可互转)塞进 SPICE 子电路,一次仿真就同时拿到 Vds/Id 波形和 Tj 演化。

核心要点

热-电类比 100% 等价 — $Rt h / Ct h /Δ T / P$ 一一对应 $R / C / V / I$ ,SPICE 直接求解
Foster 数学拟合,Cauer 物理对应 — Foster 用于参数提取,Cauer 用于扩展(接 PCB / heatsink)
3 种 SPICE 应用模式:single-shot pulse(读 $Zt h$ )/ PWL 任意波形 / MOSFET 电路实时反馈
5 阶 Cauer 覆盖 6 数量级时间 — $1 μ s$ 到 $1 s$ ,误差 $< 3^{\circ} C$
Vishay PS_RC 模型 — 把 RC 热模型嵌入到 MOSFET PSpice 模型,单次仿真同时输出 $V d s + T j$
isothermal 假设的限制 — 模型只在 $T mb$ 恒定时准,长时间(> 1 s)必须串 PCB / heatsink 网络

主线坐标:横轨 · 热 / 封装(跨站) · ↑ 全景主线

1. 热-电类比 — SPICE 能做热仿真的根本原因

很多工程师以为"热仿真"必须用 ANSYS / Comsol,实际对功率器件这种"一维热流"问题,SPICE 已经够用。下图把理论基础和电路对应画清楚。

热-电类比

1.1 参数对应表

电学量和热学量按下表一一对应,SPICE 直接把热网络当作电网络求解。

电(SPICE 求解)	热(实际物理)	单位
$R = V / I$	$Rt h = Δ T / P$	$Ω \leftrightarrow K/W$
$V$ (volts)	$Δ T$ (Kelvin)	电位差 ↔ 温差
$I$ (Amps)	$P$ (Watts)	电流 ↔ 功率
$C$ (Farads)	$Ct h$ (J/K)	储能

数学背景:傅里叶热传导方程 $\partial T / \partial t = α \nabla^{2} T$ 在一维离散化后变成一组 ODE,这组 ODE 与 $C d V / d t = I - V / R$ 形式相同 —— 同一个微分方程,只是变量名换了。SPICE 求解器对 RC 网络已经做了 50 年优化,直接拿来解热问题,精度和速度都没问题。

1.2 仿真精度的真实边界

热-电类比的唯一近似是把 $Rt h / Ct h$ 当作温度无关常数,而实际:

硅的热导率 $λ (T)$ 在 $25^{\circ} C$ 到 $150^{\circ} C$ 之间下降 30%
比热容 $c p (T)$ 上升 10%

把 R/C 取中间温度( $75^{\circ} C$ )的值,工程误差控制在 $< 5%$ ,对 SOA / MTBF 分析足够准。需要更高精度时,用温度依赖的 R/C(行为模型 B-element)即可。

2. Foster vs Cauer — 两种 RC 拓扑

数据手册给出的 $Zt h (t)$ 曲线背后,可以用两种数学等价但物理意义不同的 RC 网络表示。

Foster vs Cauer

2.1 Foster 模型 — 数学拟合方便

Foster 模型的核心是把 $Zt h (t)$ 表示为 $n$ 个指数项之和,每项对应一个 $R$ - $C$ 时间常数,数学上易于参数提取。

Zt h (t) = i = 1 \sum n R i (1 - e^{- t / τ_{i}}), τ_{i} = R i C i

直接从测量的 $Zt h (t)$ 曲线用 least-square fit 提取 $R i, τ_{i}$ —— 数学上简单,数值快速。但 Foster 的 R/C 节点没有物理意义:

$R 1$ 不等于 die 的热阻 —— 它是数学拟合参数
C 不接地,而是接到下一个 RC 段(链式)
不能在 die / case / heatsink 之间"断开"或插入外部网络

2.2 Cauer 模型 — 物理对应清晰

Cauer 模型也是 RC ladder,但 C 全部接到 $T amb$ 地,每个节点对应器件内的真实物理层:

节点	物理对应	典型 $τ$
1 (die)	硅本体	$\sim 0.25 μ s$
2 (solder)	die attach	$\sim 5 μ s$
3 (lead frame)	引线框架	$\sim 100 μ s$
4 (package)	塑封 / 陶瓷	$\sim 1 ms$
5 (case)	外壳	$\sim 5 ms$

Cauer 唯一缺点是不能从 $Zt h$ 直接拟合 —— 必须先做 Foster fit,然后用 Foster → Cauer 转换算法(Y.C. Gerstenmaier 论文)得到。但这个转换是闭式的,JESD51-14 标准化,所有 EDA 工具(LTspice / PSpice / Simulink)都支持。

2.3 何时用哪个

只关心 $T j$ 准不准 → Foster —— 数据手册给的 $Zt h$ 曲线 fit 误差最小。

需要扩展 PCB / heatsink → Cauer —— Foster 不能"断开"中间节点,Cauer 可以从末端节点( $T mb$ )继续串外部 RC 网络到 $T amb$ 。

调试某一物理层 → Cauer —— 想知道 die attach 老化对热阻的影响?Cauer 中改一个 R 就行,Foster 改任何 R 都不对应物理。

3. SPICE 三种应用模式 — 从简单到复杂

实际工程中,SPICE 热仿真按场景复杂度分三档:阶跃验证模型导入是否正确(Example 1)、PWL 文件输入任意波形(Example 2)、MOSFET 电路自洽实时反馈(Example 3)。下图给出每档的关键 setup 和适用边界。

3 种 SPICE 应用模式

3.1 Example 1 — Single-shot pulse(验证模型)

最简单的应用,用 1 W 阶跃输入验证 $Zt h$ 模型导入正确:

.subckt cauer 1 6 7
R1 1 2 0.00272144
R2 2 3 0.0220255
R3 3 4 0.00713124
R4 4 5 0.185679
R5 5 6 0.182443
C1 1 7 9.29451e-05
C2 2 7 5.14739e-04
C3 3 7 0.00195047
C4 4 7 0.00305028
C5 5 7 0.0279554
.ends cauer

V_mb 6 0 DC 0     * T_mb = 0 °C(isothermal)
V_amb 7 0 DC 0    * T_amb = 0 °C
I1 0 1 DC 1       * 1 A = 1 W
.tran 1 uic       * 仿真 1 秒
.probe V(1)       * V(1) = T_j(t) = Z_th(t)

仿真结果 $V (1)$ 直接 = $Zt h (t)$ 曲线,可与数据手册曲线 1:1 对比验证。

3.2 Example 2 — PWL 任意波形

用真实测量的功率波形(从示波器导出的 CSV 文件)做输入:

I1 0 1 PWL FILE = pulse.csv    * 时间-功率对
V_mb 6 0 DC 125                * T_mb = 125 °C(实际工况)
.tran 0.6 uic

CSV 文件格式:

0,        0
1e-6,     120
0.004,    120
0.004001, 24
0.1,      24
...

应用场景:仿真复杂启动浪涌、AVALANCHE 后的二次脉冲、PWM 占空比突变等任意非周期功率波形对 $T j$ 的影响。

3.3 Example 3 — MOSFET 电路实时反馈(自洽)

最准确的方法 —— 把 MOSFET 真实电路接入热模型,功率 $P = V d s \cdot I d + V g s \cdot I g$ 实时计算并送入热模型电流源:

.inc BUK7S1R0-40H.lib            * 包含 MOSFET 子电路
M1 d g s s BUK7S1R0-40H          * MOSFET 实例
V1 d 0 DC 12                     * 12 V DC bus
Rg g_in g 10                     * 栅极串联电阻
V2 g_in 0 PULSE(0 10 0 1u 1u 0.1m 1m 50)  * 10 V PWM @ 1 kHz

 * 热模型:电流源代表损耗
B1 0 Tj I = V(d)*I(V_d) + V(g)*I(V_g)     * 实时功率反馈
.subckt cauer Tj T_mb T_amb               * 同 Example 1

V_mb T_mb 0 DC 85                * T_mb = 85 °C
.tran 50m uic                    * 仿真 50 个 PWM 周期(50 ms)

这种自洽仿真同时捕获 switching loss + conduction loss + Rds(on) 温度反馈,精度最高但仿真慢 50-100×(因为 ns 级 switching 和 ms 级热演化同时存在)。

4. Vishay PS_RC 模型 — 工业级工程化实现

理论上能做,但工程师不想每次都手写 Cauer subckt + 配 power 反馈。Vishay 把这一切打包进 PSpice 模型库,提供 *_PS_RC.LIB 和 *_PS_RC.OLB 文件,直接 OrCAD 拖拽使用。

Vishay PS_RC 模型

4.1 PS vs PS_RC

两套模型的根本区别在于"R-C 热模型是否嵌入"。基础 PS 只解电气,联合 PS_RC 把电+热放在一个 SPICE run 里同时解,代价是仿真慢 5-10×。

	`*_PS`(基础)	`*_PS_RC`(联合)
电气模型	✓	✓
R-C 热模型	✗ 需手拼	✓ 4 种内置
$T j$ 输出	后处理	单次仿真直出
$R d s (o n) (T j)$ 反馈	✗	✓ 实时
仿真速度	1×	$5$ - $10 \times$ 慢

PS_RC 内置 4 种 R-C 子配置:

junction-to-ambient tank — 完整 $J$ - $A$ 路径(含 PCB / heatsink 估算)
junction-to-ambient filter — 仅 $J$ - $A$ 滤波响应
junction-to-case tank — $J$ - $C$ 路径(假设无 heatsink)
junction-to-case filter — 仅 $J$ - $C$ 滤波

工程师按场景选哪个 — 例如想看带散热器的实际 $T j$ ,选 tank;想看高频抑制,选 filter。

4.2 Vishay 验证数据(三个 case)

Vishay AN841 给出三个对比仿真:

Case	工况	$T j$ 偏差 vs 数据手册
(a)	阻性方波负载,15 V DC,5/10 μs PWM	$V d s / I d$ 1:1 匹配
(b)	$J$ - $A$ 阶跃 1 W,1000 s	$< 2^{\circ} C$
(c)	$J$ - $C$ 阶跃 1 W,1 s	$< 0.05^{\circ} C$

Case (a) 仅 ns 级 turn-on/off slope 差异,系统级仿真无影响;Case (b) 偏差 $< 2^{\circ} C$ 是 PCB 模型简化(tank 近似)导致,工程上完全可接受;Case (c) 内部 $J$ - $C$ 路径建模极精确( $< 0.05^{\circ} C$ )。

5. 工程实践 — 5 阶 Cauer 的精度

Nexperia / Vishay / Infineon 普遍提供 5 阶 Cauer 子电路,覆盖 6 数量级时间常数( $1 μ s$ 到 $1 s$ )。为什么不是 3 阶或 10 阶?

3 阶不够 — 只能 fit $0.1$ - $1000 ms$ ,在 PWM 100 kHz( $τ \sim 10 μ s$ )场景误差大
5 阶够用 — 覆盖 $μ s$ 到 $s$ ,fit 误差 $< 1%$
10 阶过拟合 — 多余的 R/C 反而引入数值噪声

实际 BUK7S1R0-40H 的 5 阶参数:

Stage	$R$ (K/W)	$C$ (J/K)	$τ = RC$
1 (die)	0.0027	9.29e-5	0.25 μs
2 (solder)	0.022	5.15e-4	11 μs
3 (lead)	0.0071	1.95e-3	14 μs
4 (package)	0.186	3.05e-3	567 μs
5 (case)	0.182	0.028	5.1 ms
总	0.40 K/W	—	5.1 ms 达 95%

关键 insight:总 $Rt h (j - mb) = 0.40 K/W$ ,数据手册标 typ. 0.35 / max 0.40 —— Cauer 模型直接给出 max 值(保守设计基础)。

6. PCB / heatsink 扩展 — 何时必须做

5 阶 Cauer 假设 $T mb$ 恒定(isothermal),适合 pulse $< 1 s$ 。长时间稳态或 PCB 散热场景必须扩展:

 * 在 Cauer 末端节点 6(T_mb)继续串 PCB 网络
R_pcb_cu  6 8  0.5    * PCB 铜层
C_pcb_cu  8 7 0.05
R_pcb_fr4 8 9  3.0    * FR4 基板
C_pcb_fr4 9 7 0.5
R_ca      9 7  20     * case-to-ambient 自然对流

这样仿真时间可拉到 100 s 量级,且能比较"4 层 PCB vs 2 层 PCB"对结温的真实影响 —— 这正是 topic-lfpak-thermal-design 的 SPICE 验证手段。

7. 工程 cheat-sheet

下表压缩本页的关键决策点,实际开发中按此顺序选择和验证。

阶段	决策点	推荐做法
选型	$Rt h$ vs $Zt h$	看 datasheet 5 阶 Cauer netlist
简单分析	single-shot $T j$	Example 1,验证模型导入
实测对照	任意波形	Example 2,PWL CSV 输入
高精度	switching loss + $T j$ 反馈	Example 3 自洽 / Vishay PS_RC
长时间 / PCB	$> 1 s$	Cauer 末端接 PCB Cauer 扩展
EDA 工具	OrCAD / Cadence	用 PS_RC.OLB 直接拖拽
EDA 工具	LTspice	手写 .subckt cauer 子电路
节点选择	$J$ - $A$ vs $J$ - $C$	有 heatsink → $J$ - $C$ ;无 → $J$ - $A$
时间步	`.tran step`	$\leq τ_{min} /10 \approx 25 ns$
精度验证	与数据手册 $Zt h$ 对比	Single-shot 误差 $< 5%$ 视为通过

8. 常见误区

工程实践中遇到的 SPICE 热仿真陷阱,大多源于"模型边界条件没搞清"。

❌ "Foster ladder 加 heatsink 就行" — Foster C 不接地,加外部网络物理上没意义。必先转 Cauer
❌ " $T mb = 25^{\circ} C$ 恒定" — 长时间仿真 $T mb$ 会跟环境一起升温,必须接 PCB Cauer 扩展
❌ "用 EM/Compact 模型替代 5 阶 Cauer" — 一阶 lumped model 在 PWM 场景误差 $> 20^{\circ} C$
❌ "C 单位用 F 还是 J/K?" — 数学上等价,SPICE 当 F 算即可(数值相同)
❌ "不需要功率反馈,用平均功率算就够" — switching loss 集中在 ns 级,平均化丢失 1.5× peak
❌ "5 阶不够,加到 10 阶提高精度" — 过拟合反而数值不稳定,5 阶是工业最优

9. 自检题

前 4 题考类比理论与模型对比,5-7 考 SPICE 实操,8-10 考工程权衡与精度边界。

热-电类比中,功率对应电流还是电压?为什么?
Foster 和 Cauer 数学等价的意思是?为什么工程上要分开?
数据手册的 $Zt h$ 曲线本质上是 Foster 还是 Cauer 的描述?
Cauer 5 阶足够,3 阶不够,10 阶不需要的原因?
写 SPICE Cauer subckt 子电路的标准三端口分别是?
如何用 PWL 文件输入复杂功率波形?
MOSFET 自洽仿真中,功率 $P$ 应该取 $V d s I_{d}$ 还是 $V d s I_{d} + V g s I_{g}$ ?
Vishay PS_RC 比基础 PS 慢 5-10×,什么场景下值得用?
5 阶 Cauer 在 PWM 100 kHz / $τ = 10 μ s$ 工况下精度如何?
仿真 100 s 长时间 $T j$ ,Cauer 必须连接什么外部网络?

Cross-references

← 索引
topic-thermal-management — 热设计基础概念( $Rt h$ / $Ct h$ / 散热路径)
topic-zth-transient-thermal — $Zt h$ 曲线物理意义与读法
topic-spice-mosfet-models — SPICE MOSFET 模型库(L0 / L1 / L2 / L3)
topic-mosfet-datasheet-reading — 数据手册热参数解读
topic-lfpak-thermal-design — Cauer 扩展到 4 层 PCB 的工程案例
topic-mosfet-soa — SOA 是 $Zt h$ 曲线的工程外延
topic-mosfet-loss-decomposition — switching / conduction loss 分解(作为热模型输入)