SiC MOSFET 驱动高级功能 — AMC / DESAT / Two-level Turn-off / 同步整流

SiC MOSFET body diode 正向压降:2-7V(取决于电流 + 厂家),远大于 Si MOSFET(0.7V)和 SiC SBD(0.7-1V)。

对比电流走 channel:RDS(on) × I 典型 1V 以下。

功率损耗对比(100A 续流):

• 走 body diode: 5V × 100A = 500W
• 走 channel(RDS(on) = 5mΩ × VGS=18V): 0.5V × 100A = 50W
• 差 10×!

工程实务:SiC 半桥应用必做同步整流——deadtime 期间靠 body diode 续流,deadtime 之后立即开通对应 MOSFET 的栅极让电流走 channel。这就需要 driver IC 支持快速 dead-time 切换 + tight propagation delay matching。

driver IC 必须能产生与 PWM 互补的栅极信号 + 精确 deadtime 控制。功率链路如下:PWM 高/低侧进 driver,经 deadtime 插入后输出互补的上/下管栅极。

deadtime 做不准:太短 → 桥臂直通烧管;太长 → body diode 续流时间长 → 损耗大。

deadtime 必须 ≥ propagation delay 不匹配的最坏情况 + safety margin:

driver IC 的 datasheet 给的 propagation delay 单参数容差大(温度 + 寿命合在一起,典型 200-400ns),但两片同型号 IC 同条件下的 matching 容差小得多(典型 30-50ns)。

这一节先把“Infineon EiceDRIVER 实测”的判断维度收拢到同一视图里，后面的表格用于横向比较各选项的边界。

实务:driver matching 25-50ns,deadtime 通常 100-300ns(留足 SiC 本身 propagation 容差)。SiC MOSFET 的 turn-on/off propagation 在不同 VGS / Vds / Tj 下差距比 driver IC 大很多——SiC 决定 deadtime 而非 driver。

控制信号入 driver 一般加 RC 滤波抗噪声。纯 RC 滤波 ttrig:

R / C 各 ±5% 容差 → ttrig 容差不对称,实际可能 tmin:tmax = 1:1.5。最大触发时间漂移大,deadtime 必须按最坏算。

driver IC 内部用数字 / 模拟混合的整合滤波器 + 短 RC 在外:

• 外部 RC 短(几 ns)只防 absolute max 电压超限
• IC 内整合 filter 给精确 ttrig
• ttrig 容差对称且小(典型 ±5ns)

工程实务:deadtime 设计能从 200ns 缩到 100ns——SiC 主驱年功率提 5-10%。

SiC MOSFET Vth 在 25°C 典型 2-4V,100°C 时降到 1.5-3V。

Ground bouncing(关断瞬态接地反弹)在 +30V/ns dv/dt 下可达 1-3V。Vgs 接近 Vth → 容易 ground bounce 误开通。

这一节先把“解决方案”的判断维度收拢到同一视图里，后面的表格用于横向比较各选项的边界。

Negative gate voltage 太低(< -8V)反而会限制器件寿命——栅极氧化层在长期负压下 BTI(Bias Temperature Instability)累积损伤。

驱动 IC 的 VVCC2 - VVEE2 必须涵盖 VGS 工作范围(典型 +18 到 -3V = 21V)+ 浪涌余量(SiC 关断浪涌 ±5V):推荐选 VVCC2 - VVEE2 ≥ 25V 或 40V 极限。

前三小节按住负压这条静态偏置轴,这一小节转到动态整定轴。同一颗器件的开通与关断走的是不同的物理约束,把一个阻值套两路会在开通损耗和关断过压两头同时打折;SiC 上这条更尖锐:内部栅阻 RGint 大,外部电阻的整定杠杆被封顶。开通与关断电阻各压一类失效模式,过大过小都有代价,不能只调一个值兼顾两头:

SCT3080AL 封装内栅阻 RGint = 13Ω(datasheet Rev.006,f=1MHz、open drain 实测),远大于多数 Si MOSFET 的 0.5–2Ω,这把外部电阻的调速杠杆封顶。以参考整定 Rgext = 10Ω:

RGint 占 13/23 ≈ 57%。即便把 Rgext 短到 0Ω,Rtot(on) 也只从 23Ω 降到 13Ω,dV/dt 提升不到 2×——外部电阻对 SCT3080AL 的调速空间被内部电阻天花板锁死,这是选件时的硬约束:RGint 越大,外部整定余地越窄,也正是 ROHM 第 4 代 主打低 RGint 的动因。

关断取 Rgext(off) = 4.7Ω:

关断比开通快(17.7Ω vs 23Ω),缩短 dead-time 内 body diode 续流时间;代价是关断 dV/dt 升高会加重 AMC 负担(§9.4 corner:die 端瞬态 Vgsdie = 0.38A × 13Ω = 4.9V 已超 Vth 最低 2.7V)。参考点(400V/25A,Rg(on)=10Ω)下器件自身 dVDS/dt ≈ 5.5kV/μs、tvf ≈ 73ns(与 SSOT 栅极驱动电流设计 §2 的 6.1kV/μs@Rtot=21Ω 同向:此处 Rtot=23Ω 略大故稍低),栅极峰值源电流 IGpk ≈ 15/23 ≈ 0.65A,远低于 UCC21750-Q1 的 ±10A 驱动能力——阻值由 RGint 主导而非驱动强度。

SiC MOSFET 的 Vth 具负温度系数(典型 −5 到 −7 mV/°C)。以 25°C 的 Vth 最低 2.7V(datasheet VGS=10V、ID=5mA)外推,125°C 时 Vth 最低估约 2.7 − 0.005 × 100 ≈ 2.2V。负压关断 −3V 给的静态裕度 = 2.2 − (−3) = 5.2V;高温批次 Vth 已向下偏移,外部 AMC 与负压是防 Miller 误开通的两道独立保障,不能省任一道。栅极负压绝对最大 VGSS = −4V(datasheet),−3V 只剩 1V 振铃裕度,不能再深。

driver IC 的隔离屏障(变压器 / capacitive)有寄生电容 Ciso(几 pF)。CM 电压跳变(主驱 dv/dt)会通过 Ciso 注入 secondary side:

Ciso = 5pF,dv/dt = 100 V/ns → I_noise = 500 mA。这电流可能让 driver 错触发。

这一节先给出“标准要求”需要同时考虑的几个判断点，后面的条目按工程优先级展开。

• IGBT(15-25V/ns)→ CMTI 50 V/ns 够
• SiC(50-100V/ns)→ CMTI 100 V/ns 是 must
• GaN(> 200V/ns)→ CMTI > 150 V/ns 还在演进

Infineon CoolSiC 配 EiceDRIVER 1EDy 系列 / 1ED020 系列均标 CMTI = 100V/ns。

VDE0884-10(磁 / 电容耦合器)规定 rise + fall edge 都要测,数值可比。

这一节先把“SCWT 时间窗严”的判断维度收拢到同一视图里，后面的表格用于横向比较各选项的边界。

DESAT 工作原理:监 VDS;过电流 → VDS 升高(进 desaturation) → 触发关断。但开关瞬态 VDS 也会瞬间高 → 需要 blanking time(忽略瞬态,只看稳态)。

DESAT 检测对 layout 极敏感:

• DESAT 二极管 + R_DESAT + C_DESAT 走线短
• 远离主电流回路(避免感应)
• 避开 GND1 / GND2 / VDC plane(防容性耦合)
• 高频 dv/dt 区域 keep-out copper plane

实务:DESAT 在 SiC 应用是高失败率项——一个 layout 错误就可能导致频繁误触发(挂机)或漏触发(炸管)。

SCT3080AL 数据手册并未单列短路耐受时间(SCWT);SiC 类器件的约 3μs 是 Tvj=25°C、VDS≈400V 起始条件下的经验量级。真正的设计陷阱是:SCWT 随起始结温上升而缩短,若按 25°C 值定 blanking,高温工况会失去保护裕度。

6.3.1 物理根因。短路耐受时间本质是器件在短路功耗 Psc 下、结温升到热失控上限 Tjmax 之前的时间窗。μs 级短路近似绝热,吸收能量正比于允许结温升:

Psc 由母线电压与饱和电流决定,对小幅 Tj 变化近似不变,故 SCWT 近似正比于 ΔTallow。SCT3080AL 的 Tvj(max) = 175°C(datasheet 绝对最大额定,已核)。

6.3.2 SCWT vs 起始结温。以绝热线性模型(SCWT 正比于 ΔTallow)从 25°C 的约 3μs 外推:

绝热线性是保守下界;计入 Zth 瞬态扩散(Zth 正比于根号 t)实际 SCWT 略高,但方向不变——SCWT 随 Tj(init) 升高单调下降。ROHM 未在 SCT3080AL 数据手册给 SCWT(Tj) 曲线,持续高温工况必须用 ROHM SC 应用数据或实测定量,不能照抄 25°C 值。

6.3.3 对 DESAT blanking 预算的冲击。§9.2 把 DESAT blanking 设为 tblank = 720ns,soft turn-off 电流拖尾 tSTO ≈ 300ns,再叠加 UCC21750-Q1 的 DESAT 传播延迟(tDESATOFF 典型 200ns),故障从起始到清除的总保护时间:

设计规则:器件持续在 Tj>125°C 运行时,必须按实测 SCWT(Tj) 重校 blanking(缩短 tblank 或提高检测速度),或换用 25°C SCWT ≥ 4μs 的器件;把 datasheet 25°C 条件当唯一设计依据,会在高温下静默丢失短路保护。

SiC 短路电流 15× 标定值。直接关断(Rg 几 Ω)→ di/dt 极高 → $Lp\cdot di/dt$ 浪涌 → VDS 远超 VDSS → 击穿。

DESAT 触发后先关到中间电压(典型 +6V) → 让电流缓慢下降几 us → 再彻底关到 -3V。波形如下:VGS 从 +18V 落到 +6V 平台停留 5-10 us,再彻底落到 -3V。

效果:di/dt 降 5-10×,$VDS$ 浪涌降到安全水平。代价:DESAT 后 5-10us 仍有大电流流经 SiC,但 SCWT 仍未到。

driver IC 要支持:

• DESAT 输出可触发中间状态而非直接 OFF
• 中间状态电压可调
• 中间状态时间可调

Infineon 1ED020I12-F2 / 1EDS-SRC 系列原生支持 two-level turn-off。

不开通时上管 VDS 跳变(下管开通)→ Miller 电容 CGD 把电压耦合到上管栅极:

例:CGD/CGS+CGD = 0.2,Δ VDS = 600V → Δ VGS = 120V。但实际栅极有 RG 通到 driver 的 -3V → 抑制到 ±几 V。SiC 的 Cres/Ciss 比通常 > 普通 Si,Δ VGS 抬到 +4-5V → spurious turn-on。

driver IC 在 OFF 状态时,在 VGS 接近 0V 阈值瞬间直接拉栅极到 source(几 mΩ MOSFET clamp),把抬高的电压瞬间放掉。波形如下:关断到 -3V 后 Miller event 把 VGS 推向 Vth,AMC 在阈值瞬间用低阻 clamp 拉回。

这一节先把选型判断框架摆出来，后面的内容用于比较不同方案在约束和代价上的差异。

• 适用场景:SiC 半桥 + 高 dv/dt(> 30V/ns)
• 不适用:Si MOSFET(Cres 小,普通 RG 已足够);GaN(需要更激进措施)
• IC 实例:Infineon 1EDC family / TI UCC2152x / Onsemi NCD57091

先把"哪个功能压哪个失效"钉死,再算整定值。UCC21750-Q1 的集成功能与本页前文一一对应:

• DESAT 短路检测 → 压制桥臂直通 / 负载短路(SiC SCWT 仅约 3μs,见 §6)
• Soft Turn-Off(STO 引脚) → 压制短路缓关时的 $Ldi/dt$ 过压(§7 two-level turn-off 的软关版本)
• Active Miller Clamp(CLMP 引脚) → 压制 Miller 位移电流引起的 spurious turn-on(见 §8)
• UVLO → 压制欠压区 RDS(on) 飙升导致的过热
• Fault Reporting(FLT / RDY 开漏引脚) → 把上述故障上报 MCU;UCC21750 无 SPI,靠专用引脚

关键器件差异先记两条:UCC21750-Q1 的 CMTI > 150 kV/us(即 > 150 V/ns,远超 §5 的 SiC must 100 V/ns 门槛),但它 只对正供电轨(VDD)做 UVLO,没有独立的 VEE(负轨)UVLO —— 这条在 §9.3 gotcha 里是载重项。

前八节把六大功能的物理约束逐一拆开,这里收进一条端到端整定链。器件 SCT3080AL(650V/80mΩ,RGint=13Ω,Qg=48nC,Ciss=571pF,Crss=19pF,Vth 2.7–5.6V,VGSS=−4V,RthJC=0.86 K/W,Tvj=175°C);驱动 IC UCC21750-Q1(datasheet SLUSDH9D:峰值源/灌电流 ±10A,CMTI ≥ 150V/ns,DESAT 阈值 VDESAT 典型 9.15V、充电流 ICHG 典型 500μA,内置 4A active Miller clamp + 400mA soft turn-off);工作点 VDC=400V,IL=25A,fsw=100kHz,Tjmax=125°C(持续)。

Step 1 — 栅压选取:确认 Vth 裕度与负压上限。取 VCC=+15V、VEE=−3V。开通抗扰 VCC − Vth(max) = 15 − 5.6 = 9.4V,远超轨噪声。高温关断裕度(125°C 时 Vth 最低约 2.2V):Vth(125) − VEE = 2.2 − (−3) = 5.2V。负压极限 VGSS = −4V,|VEE| = 3V < 4V,只剩 1V,不能上 −5V 更深。（注:本 wiki SSOT 负压偏置深页 §13.1 对这颗窄窗器件建议单端 0V 关断——负压裕度仅剩 <1V、且 VGSS surge 也只有 −4V,负压性价比低;此处取 −3V 仅为演示分级校验,实设计宜遵 SSOT 用 0V + 临界阻尼 + AMC。）

Step 2 — Rg 整定:RGint 主导。按 §4.5,外部 Rg(on) = 10Ω:

栅极峰值源电流远低于驱动 ±10A 能力,阻值由 RGint 主导而非驱动强度。此设定下器件自身 dVDS/dt ≈ 5.5kV/μs,远低于 CMTI 150V/ns 门槛。AMC 位移电流按对管强开的最坏 aggressor dV/dt = 20kV/μs 核(见 §9.4:Icg = 19pF × 20kV/μs = 0.38A);此处 Crss = 19pF 取低 VDS/1MHz 值,高 VDS 下 Crss 更小,故为保守上界。

Step 3 — DESAT blanking 电容 Cblk。UCC21750-Q1 内部 ICHG ≈ 500μA 给外部 Cblk 充电,充到 DESAT 阈值 VDESAT ≈ 9V 即判短路。取 tblank = 720ns(躲开正常开通 VDS 拖尾,又远小于 SCWT):

Step 4 — Soft Turn-Off 过压预算。短路电流达标定约 15×(≈375A)。硬关(有效 Rtot(off) = 17.7Ω)让 di/dt ≈ 5kA/μs、回路杂散 Lp = 20nH:

500V < VDSS=650V 但仅 23% 裕度偏紧。UCC21750-Q1 用 400mA 恒流 soft turn-off 把关断 di/dt 降约 5× 到 1kA/μs:

VDS 峰值回到约 420V,留 35% 击穿裕度。

Step 5 — SCWT 热角总核验。UCC21750-Q1 在恒流充电前还有一段内部固定前沿消隐 tLEB ≈ 200ns(SLUSD78C §8.3.7;对应 DESAT 深度页 §2.3 所述:"真正 blanking = tLEB + Cblank·Vth/Ichg"),故实际 blanking = 200 + 720 = 920ns;加上 DESAT 传播(tDESATOFF ≈ 200ns)与软关断(tSTO ≈ 300ns):

125°C 热角裕度转负:1420ns 保护时间已超过绝热外推的 SCWT(125°C) ≈ 1.0μs 下界,与 1.5μs 上界仅剩 80ns。持续高温工况必须核实 SCT3080AL 实测 SCWT(Tj)、缩短 Cblk 以减小 tRC_blank 或换用 SCWT 更长器件——不能只按 25°C 定预算(见 §6.3)。

五步汇总

这一节把上面算例背后最容易翻车的判断点串成链,每条都对应一个真实炸管 / 挂机路径:

1. DESAT blanking vs SCWT 的双边夹逼:$Cblk$ 太大 → blanking 逼近或超过 SCWT(3μs)→ 短路没在耐受窗内清除就炸管;太小 → 正常开通时 VDS 还没跌到导通值就误判 desat → 频繁误触发挂机。40pF / 720ns 是在"躲开开通拖尾"与"远小于 3μs"之间选的,不能照抄 IGBT 的 3-5μs blanking。
2. Miller clamp 阈值窗口:CLMP 在 VGS < 约 2V 才动作,而 SCT3080AL 的 Vth 最低 2.7V —— 阈值到 Vth 之间有一段"clamp 未开、器件将开"的窗口;必须靠负压关断(-3V)把静态工作点压低,不能只靠 clamp。
3. UVLO 要看两条轨:UCC21750-Q1 只监 VDD 正轨、无 VEE UVLO。若负轨(-3V)因辅助电源故障塌到 0V,驱动 不会报故障,而此时 §8 的 Miller 抗扰全靠这 -3V —— 负轨静默丢失 = spurious turn-on 风险陡升却无告警。若负轨完整性是功能安全项,应改用 两轨都做 UVLO 的 Infineon 1ED34xx(EiceDRIVER X3)。
4. SCT3080AL 栅极负压 absmax 只有 -4V:不能像老 IGBT 那样上 -5V/-8V;用 -3V 只剩 1V 裕度给关断振铃,负压再深就打穿栅氧。这也是为什么必须靠 AMC 而非"更深负压"来防 Miller 误开通。
5. 无 SPI,故障靠引脚:UCC21750 的 FLT / RDY 是开漏输出,不是 SPI 寄存器。MCU 侧要配上拉 + 去抖;DESAT 故障 锁存,需 RST 复位;且 DESAT、UVLO、OT 可能共用 FLT 线 —— 要靠时序 / 握手区分故障类型,不能指望读寄存器区分。
6. Soft Turn-Off 延长电流尾:STO 缓关会把短路电流的下降沿拖长,故障清除总时间 = blanking + 软关拖尾,这个 总和 才要 < SCWT 3μs,只卡 blanking 会漏掉软关那段。
7. CLMP 路径绕不过内部 RGint:见 §9.4 —— 这是最反直觉的一条。

最深的坑在封装内部。Active Miller Clamp 吸的是 驱动引脚处 的电流,但 Miller 位移电流是在 芯片栅极(die gate) 产生的,它必须先穿过 SCT3080AL 封装内的 RGint = 13Ω 才到得了 clamp。即便 clamp 把引脚端死死钉在 0V,die 端的瞬态电位仍是:

4.9V 已高于 SCT3080AL 的 Vth 最低值 2.7V —— 也就是说,在最坏批次 + 高温(Vth 还会往下漂)下,光靠外部 AMC 并不能保证 die 端不误开通。这正是 ROHM 第 4 代 主打 低内部栅阻 + 低 Crss/Ciss 比 的根因:内部 RGint 越大,任何外部 clamp 的钳位能力都被这段串联电阻打折。工程对策是三管齐下:选内部 RGint 小的器件、把 $dV/dt$ 用有源栅驱压到 20 kV/us 以下(Active Gate Driving)、并保留 -3V 负压把静态裕度做厚 —— 单靠 AMC 一项不足以在 SiC 上兜底。