SiC MOSFET 驱动高级功能 — AMC / DESAT / Two-level Turn-off / 同步整流

驱动与保护L4别名 SiC 驱动高级功能 · Active Miller Clamp · AMC · DESAT detection · two-level turn-off · synchronous rectification SiC · CMTI common mode transient immunity · propagation delay matching · slew rate control

本质与导读

本质 把 Si IGBT 的标准驱动直接搬到 SiC 上是致命错误:SiC 的低 Vth、高 dv/dt、仅约 3μs 短路耐受这些特性,逼着栅驱必须用 SiC 专用功能(负压关断、CMTI ≥ 100V/ns、Active Miller Clamp、快速 DESAT + Two-level Turn-off 等)逐一压制对应的误开通、误触发、短路与关断过压失效。

主线坐标:第 5 站 · 逆变器(栅驱 + 功率模块) · ↑ 全景主线

1. Synchronous Rectification(同步整流)

1.1 为什么 SiC 必须做

SiC MOSFET body diode 正向压降:2-7V(取决于电流 + 厂家),远大于 Si MOSFET(0.7V)和 SiC SBD(0.7-1V)。

对比电流走 channel:RDS(on) × I 典型 1V 以下。

功率损耗对比(100A 续流):

  • 走 body diode: 5V × 100A = 500W
  • 走 channel(RDS(on) = 5mΩ × VGS=18V): 0.5V × 100A = 50W
  • 差 10×!

工程实务:SiC 半桥应用必做同步整流——deadtime 期间靠 body diode 续流,deadtime 之后立即开通对应 MOSFET 的栅极让电流走 channel。这就需要 driver IC 支持快速 dead-time 切换 + tight propagation delay matching。

1.2 实现要求

driver IC 必须能产生与 PWM 互补的栅极信号 + 精确 deadtime 控制。功率链路如下:PWM 高/低侧进 driver,经 deadtime 插入后输出互补的上/下管栅极。

同步整流栅极信号链 — PWM 高侧/低侧进 driver IC,经 deadtime 插入(prop. delay matching + safety margin)输出互补的上管/下管栅极信号

deadtime 做不准:太短 → 桥臂直通烧管;太长 → body diode 续流时间长 → 损耗大。

2. Propagation Delay Matching — 缩 Deadtime

2.1 Deadtime 由谁决定

deadtime 必须 ≥ propagation delay 不匹配的最坏情况 + safety margin:

driver IC 的 datasheet 给的 propagation delay 单参数容差大(温度 + 寿命合在一起,典型 200-400ns),但两片同型号 IC 同条件下的 matching 容差小得多(典型 30-50ns)。

2.2 Infineon EiceDRIVER 实测

这一节先把“Infineon EiceDRIVER 实测”的判断维度收拢到同一视图里，后面的表格用于横向比较各选项的边界。

IC 系列Max delay matching+ 温度变化
1EDy05/20/40/60I12Ax40 ns48 ns
1EDy20N/60N12AF25 ns29 ns
1EDy60H12AH25 ns33 ns
1ED020I12-F2/B225 ns45 ns
1EDS-SRC—30 ns(slew rate ctrl)

实务:driver matching 25-50ns,deadtime 通常 100-300ns(留足 SiC 本身 propagation 容差)。SiC MOSFET 的 turn-on/off propagation 在不同 VGS / Vds / Tj 下差距比 driver IC 大很多——SiC 决定 deadtime 而非 driver。

3. Integrated Filter vs Pure RC Filter

3.1 RC Filter 的容差陷阱

控制信号入 driver 一般加 RC 滤波抗噪声。纯 RC 滤波 ttrig:

R / C 各 ±5% 容差 → ttrig 容差不对称,实际可能 tmin:tmax = 1:1.5。最大触发时间漂移大,deadtime 必须按最坏算。

3.2 整合 Filter 的优势

driver IC 内部用数字 / 模拟混合的整合滤波器 + 短 RC 在外:

  • 外部 RC 短(几 ns)只防 absolute max 电压超限
  • IC 内整合 filter 给精确 ttrig
  • ttrig 容差对称且小(典型 ±5ns)

工程实务:deadtime 设计能从 200ns 缩到 100ns——SiC 主驱年功率提 5-10%。

4. Negative Gate Voltage 是否必需

4.1 SiC Vth 低 + 温度漂移

SiC MOSFET Vth 在 25°C 典型 2-4V,100°C 时降到 1.5-3V。

Ground bouncing(关断瞬态接地反弹)在 +30V/ns dv/dt 下可达 1-3V。Vgs 接近 Vth → 容易 ground bounce 误开通。

4.2 解决方案

这一节先把“解决方案”的判断维度收拢到同一视图里，后面的表格用于横向比较各选项的边界。

方案适用
+18V / -3V(推荐)大多 SiC 模块
+15V / 0VInfineon CoolSiC(Vth 较高,> 4V)
+18V / 0VRohm Gen 4(Crss/Ciss 比小)

Negative gate voltage 太低(< -8V)反而会限制器件寿命——栅极氧化层在长期负压下 BTI(Bias Temperature Instability)累积损伤。

4.3 Driver IC 输出电源范围

驱动 IC 的 VVCC2 - VVEE2 必须涵盖 VGS 工作范围(典型 +18 到 -3V = 21V)+ 浪涌余量(SiC 关断浪涌 ±5V):推荐选 VVCC2 - VVEE2 ≥ 25V 或 40V 极限。

5. CMTI(Common Mode Transient Immunity)≥ 100 V/ns

5.1 为什么 SiC 需要更高 CMTI

driver IC 的隔离屏障(变压器 / capacitive)有寄生电容 Ciso(几 pF)。CM 电压跳变(主驱 dv/dt)会通过 Ciso 注入 secondary side:

Ciso = 5pF,dv/dt = 100 V/ns → I_noise = 500 mA。这电流可能让 driver 错触发。

5.2 标准要求

这一节先给出“标准要求”需要同时考虑的几个判断点，后面的条目按工程优先级展开。

  • IGBT(15-25V/ns)→ CMTI 50 V/ns 够
  • SiC(50-100V/ns)→ CMTI 100 V/ns 是 must
  • GaN(> 200V/ns)→ CMTI > 150 V/ns 还在演进

Infineon CoolSiC 配 EiceDRIVER 1EDy 系列 / 1ED020 系列均标 CMTI = 100V/ns。

5.3 测试标准

VDE0884-10(磁 / 电容耦合器)规定 rise + fall edge 都要测,数值可比。

6. Fast DESAT Detection — SiC 关键

6.1 SCWT 时间窗严

这一节先把“SCWT 时间窗严”的判断维度收拢到同一视图里，后面的表格用于横向比较各选项的边界。

器件SCWT(短路耐受时间)DESAT 检测时间预算
Si IGBT8-10 μs3-5 μs(blanking)
SiC MOSFET3 μs< 1.5 μs blanking

DESAT 工作原理:监 VDS;过电流 → VDS 升高(进 desaturation) → 触发关断。但开关瞬态 VDS 也会瞬间高 → 需要 blanking time(忽略瞬态,只看稳态)。

6.2 Layout 关键

DESAT 检测对 layout 极敏感:

  • DESAT 二极管 + R_DESAT + C_DESAT 走线短
  • 远离主电流回路(避免感应)
  • 避开 GND1 / GND2 / VDC plane(防容性耦合)
  • 高频 dv/dt 区域 keep-out copper plane

实务:DESAT 在 SiC 应用是高失败率项——一个 layout 错误就可能导致频繁误触发(挂机)或漏触发(炸管)。

7. Two-level Turn-off — 短路时缓关

7.1 直接关断的危险

SiC 短路电流 15× 标定值。直接关断(Rg 几 Ω)→ di/dt 极高 → 浪涌 → VDS 远超 VDSS → 击穿。

7.2 Two-level Turn-off 机制

DESAT 触发后先关到中间电压(典型 +6V) → 让电流缓慢下降几 us → 再彻底关到 -3V。波形如下:VGS 从 +18V 落到 +6V 平台停留 5-10 us,再彻底落到 -3V。

Two-level Turn-off VGS 波形 — DESAT 触发后 VGS 从 +18V 先降到 +6V 中间平台停留 5-10 us 让电流缓降,再彻底关到 -3V,di/dt 降 5-10×

效果:di/dt 降 5-10×, 浪涌降到安全水平。代价:DESAT 后 5-10us 仍有大电流流经 SiC,但 SCWT 仍未到。

7.3 实现要求

driver IC 要支持:

  • DESAT 输出可触发中间状态而非直接 OFF
  • 中间状态电压可调
  • 中间状态时间可调

Infineon 1ED020I12-F2 / 1EDS-SRC 系列原生支持 two-level turn-off。

8. Active Miller Clamp(AMC)

8.1 物理路径

不开通时上管 VDS 跳变(下管开通)→ Miller 电容 CGD 把电压耦合到上管栅极:

例:CGD/CGS+CGD = 0.2,Δ VDS = 600V → Δ VGS = 120V。但实际栅极有 RG 通到 driver 的 -3V → 抑制到 ±几 V。SiC 的 Cres/Ciss 比通常 > 普通 Si,Δ VGS 抬到 +4-5V → spurious turn-on。

8.2 AMC 机制

driver IC 在 OFF 状态时,在 VGS 接近 0V 阈值瞬间直接拉栅极到 source(几 mΩ MOSFET clamp),把抬高的电压瞬间放掉。波形如下:关断到 -3V 后 Miller event 把 VGS 推向 Vth,AMC 在阈值瞬间用低阻 clamp 拉回。

Active Miller Clamp VGS 波形 — 关断到 -3V 后上管 VDS 跳变经 CGD 把 VGS 推向 +Vth,AMC 在阈值瞬间用低阻 clamp 立即拉回 source 防 spurious turn-on

8.3 适用条件 + 选型

这一节先把选型判断框架摆出来，后面的内容用于比较不同方案在约束和代价上的差异。

  • 适用场景:SiC 半桥 + 高 dv/dt(> 30V/ns)
  • 不适用:Si MOSFET(Cres 小,普通 RG 已足够);GaN(需要更激进措施)
  • IC 实例:Infineon 1EDC family / TI UCC2152x / Onsemi NCD57091

核心要点
  • SiC 必须做同步整流(body diode 压降 > 2V,channel < 1V,差 10×)
  • Propagation delay matching(driver 25-50ns)+ 整合 filter 让 deadtime 缩到 100ns,SiC 自身 propagation 是真正瓶颈
  • SiC Vth 低 + 温度漂移 → 推荐负压关断(-3V 主流),太低(< -8V)反伤栅极氧化层
  • CMTI ≥ 100 V/ns 是 SiC must,IGBT 50 V/ns 够
  • SiC SCWT 仅 3μs,DESAT blanking < 1.5μs,layout 高度敏感
  • Two-level Turn-off 机制:DESAT → 中间电压 → 彻底关,降 di/dt 防过压
  • AMC 必备 SiC 半桥应用,普通 RG 不够防 Miller 误开通
  • Driver IC 选型四要素:输出电压范围 ≥ 25V / CMTI ≥ 100V/ns / DESAT 支持 / two-level + AMC 可选

Cross-references