最小脉宽

驱动与保护L3别名驱动电流定量 · peak gate current · R_G 选择 · $R_G$ 选择 · Q_g 设计 · 最小安全脉宽 · 更新 2026-07-08相关gate-driver mosfet mosfet-double-pulse-test sic-driver-advanced-features active-gate-driving-deep sic-gate-loop-parameters sic-gate-voltage-oscillation driver-power-thermal-budget-deep

本质与导读

本质: 驱动电流设计的核心变量不是 datasheet 封面的 IOH/IOL——它是三条串联阻抗(驱动器输出阻抗 $R D R V$ 、外部栅极电阻 $R G e x t$ 、器件内部栅极电阻 $R G in t$ )瓜分驱动电压后,在 Miller 平台区实际流过栅极的电流 $I G mi l l = (V D R V - V pl a t) / R t o t$ 。对 SiC MOSFET SCT3080AL 而言, $R G in t = 13 Ω$ 往往是三段中最大的一段,直接封顶可达到的最大 $d V D S / d t$ ；理解这一点, $R G$ 选型就从"经验猜数"变成"串联阻抗三分"的因果推导。

主线坐标:第 5 站 · 逆变器(栅驱 + 功率模块) · ↑ 全景主线

1. 物理机制: $Q g$ 曲线与三阶段驱动电流

$Q g$ 曲线本质上是"时间轴被电荷轴替代的 $V GS (t)$ 波形"。把它分成三个区段,每段的物理驱动约束完全不同,这决定了为什么"峰值电流"和"平台电流"是两个必须分开的量。

阶段 1(0 $\to$ $V t h$ ): $V GS$ 从零上升到阈值,沟道尚未导通,电流仅给 $C i ss$ 充电。 $I G = (V D R V - V GS) / R t o t$ ,在 $V GS = 0$ 瞬间取得绝对峰值 $I Gp k = V D R V / R t o t$ ,随 $V GS$ 上升而减小。

阶段 2( $V t h$ $\to$ $V pl a t$ ):沟道开始导通, $V GS$ 继续上升至 Miller 平台电压。此段 $I G$ 与阶段 1 连续,但 MOSFET 已在线性区放大漏极电流——若过快(大 $I G$ ), $d i D / d t$ 会激励对管续流二极管反向恢复。阶段 1+2 消耗的电荷即 datasheet 的 $Q g s$ (SCT3080AL: 10 nC)。

阶段 3(Miller 平台): $V GS$ 钉在 $V pl a t$ 不变, $V D S$ 快速下降。全部 $I G$ 都流向 Miller 电容 $C g d$ ,驱动 $d V D S / d t$ 。这一段的平均电流才是决定开关速度的"平台电流":

I G mi l l = \frac{V D R V - V pl a t}{R t o t}

注意分子用 $V pl a t$ 不是 $V D R V$ :平台区栅极已充到 $V pl a t$ ,驱动压差只剩 $(V D R V - V pl a t)$ 。用 $V D R V / R t o t$ 会高估平台电流,进而高估 $d V D S / d t$ ——这是本页最常被误用的一处。这段电荷即 datasheet 的 $Q g d$ (SCT3080AL: 25 nC),平台持续时间 $t v f = Q g d / I G mi l l$ ,直接决定 $V D S$ 下降速度。

关键推论:提升 $d V D S / d t$ 必须减小 $R t o t$ ;若 $R G in t$ 已占 $R t o t$ 的主体,再大幅减小 $R G e x t$ 收益迅速边际化。

1.1 $d V D S / d t$ 与 $C r ss$ :为什么不能直接除

教科书常写 $d V D S / d t = I G mi l l / C r ss$ 。这在瞬时意义上成立,但 SCT3080AL 的 $C r ss$ 在 $V D S$ 全程强烈非线性:datasheet 标称 $C r ss = 19 pF$ 是在高压(1MHz、大 $V D S$ )下的值,而 $V D S$ 跌近零时 $C r ss$ 会涨到数百 pF。因此把 19 pF 直接代入会把 $d V D S / d t$ 高估近一个量级。

工程上正确做法是用积分量 $Q g d$ 反推等效 $C r ss$ :

C r ss, e f f = \frac{Q g d}{Δ V D S} = \frac{25 nC}{400 V} = 62.5 pF

即整个 $V D S$ 摆幅上的等效 Miller 电容是 datasheet 高压值的 3 倍多。凡涉及全程开关速度,一律用 $t v f = Q g d / I G mi l l$ ,不用瞬时 $C r ss$ 。

1.2 $I O H / I O L$ 不是连续额定值

IOH=10A(UCC21750-Q1)描述的是输出级在开关边沿短暂维持的峰值能力,持续时间仅限栅极电容充放电阶段(几十到几百 ns)。它由驱动器内部结构(上拉 PMOS+NMOS 混合级)的等效输出电阻决定,UCC21750-Q1 的 datasheet 明确:无论 $V D D$ 取值,峰值 source/sink 都保持在 10 A。

真正到达栅极的电流还受外部阻抗削减。driver 自身不会"持续输出 10A"——一旦 $V GS$ 充到 $V D R V$ ,电流自动归零。把它误当稳态额定值会导致热设计与损耗计算全线失准;真正的稳态供电需求是平均栅流 $I G a v g = Q g \cdot f s w$ (见 §5),量级只有几 mA。

1.3 $I G$ 实际峰值由串联阻抗决定

开通侧绝对峰值(在 $V GS = 0$ 瞬间):

I G o n p k = \frac{V C C}{R D R V p u + R G o n + R G in t}

关断侧绝对峰值(在 $V GS = V C C$ 瞬间, $V E E$ 为关断轨电压):

I G o f f p k = \frac{V C C - V E E}{R D R V p d + R G o f f + R G in t}

SCT3080AL 特殊约束: $R G in t = 13 Ω$ (datasheet「Gate input resistance」 $f = 1 MHz$ , open drain 直读)。以 UCC21750-Q1 上拉输出阻抗 $R D R V p u = 2.5 Ω$ (datasheet ROUTH typ)计,即使 $R G o n = 0$ ,平台区电流上限仅

I G mi l l, ma x = \frac{15 - 7}{2.5 + 0 + 13} = \frac{8}{15.5} = 0.52 A

这意味着 SCT3080AL 的最高开关速度由 $R G in t$ 设顶,不是由 driver 或外部 $R G$ ——即使换 10A driver 也拉不动它更快。

2. 端到端 Worked Design — UCC21750-Q1 + SCT3080AL 400V/25A/100kHz

设计条件:半桥单管,母线 $V D C = 400 V$ ,负载电流 $I L = 25 A$ , $f s w = 100 kHz$ , $V C C = + 15 V$ , $V E E = 0 V$ 。目标是在 EMI(慢 $d V D S / d t$ )与开关损耗(快 $d V D S / d t$ )之间取一个 6 kV/µs 的适中工作点,并证明该点安全、过阻尼、可复算。

器件参数(ROHM SCT3080AL datasheet 直读):

参数	值	测试条件 / 来源
$Q g$	48 nC	VDS=300V, ID=10A, VGS=0/18V
$Q g s$	10 nC	同上
$Q g d$	25 nC	同上
$C i ss$	571 pF	VGS=0V, f=1MHz
$C r ss$	19 pF	VGS=0V, f=1MHz(高压值)
$R G in t$	13 Ω	Gate input resistance, f=1MHz, open drain
$V GS S$	−4 V ~ +22 V(DC 绝对最大)	关断轨禁止低于 −4V
$V pl a t$ @ ID=10A	≈ 7 V	由 $Q g$ 曲线读(见下方说明)

$V pl a t$ 取值说明:平台电压 $V pl a t \approx V t h + I D / g f s$ ;SCT3080AL $g f s = 3.8 S$ 、 $V t h$ 约 4 V(datasheet $V t h$ 范围 2.7–5.6 V),在 $Q g$ 曲线测试点 ID=10A 处 $V pl a t \approx 4 + 10/3.8 \approx 6.6 V$ ,取 7 V。在 25 A 应用电流下真实 $V pl a t$ 更高( $\approx 9$ –10 V), $I G mi l l$ 分子 $(V C C - V pl a t)$ 反而更小、 $d V D S / d t$ 更慢——故以 7 V 定 $R G$ 是最快(最坏 EMI)工况,设计到它对 EMI 是保守的。

Driver 参数(UCC21750-Q1, SLUSDH9D Rev.D 直读):

参数	值	说明
$I O U T H$ / $I O U T L$	10 A / 10 A(peak)	与 $V D D$ 无关,恒 10A
$R D R V p u$	2.5 Ω	ROUTH typ(内部 PMOS)
$R D R V p d$	0.3 Ω	ROUTL typ
$tp d$	typ 90 ns / max 130 ns	tPDLH=tPDHL,全温区(−40~125°C)
skew	30 ns(max)	部件间偏差 tsk-pp

步骤 1:目标开关速度 → 所需 $I G mi l l$

选定 $d V D S / d t$ 目标 6 kV/µs(SiC 100 kHz 应用适中值,兼顾 EMI 与开关损耗)。先求平台持续时间与所需平台电流:

t v f = \frac{V D C}{d V D S / d t} = \frac{400 V}{6 kV/ μ s} = 66.7 ns

I G mi l l, r e q = \frac{Q g d}{t v f} = \frac{25 nC}{66.7 ns} = 0.375 A

步骤 2:计算 $R G o n$

由平台电流公式反解所需总阻抗,再扣除 driver 与内部阻抗:

R t o t, o n = \frac{V C C - V pl a t}{I G mi l l , r e q} = \frac{15 - 7}{0.375} = 21.3 Ω

R G o n = 21.3 - R D R V p u - R G in t = 21.3 - 2.5 - 13 = 5.8 Ω

取标准值 $R G o n = 5.6 Ω$ (E24)。回验:

R t o t, o n = 2.5 + 5.6 + 13 = 21.1 Ω, I G mi l l = \frac{8}{21.1} = 0.379 A

t v f = \frac{25 nC}{0.379 A} = 66 ns, \frac{d V D S}{d t} = \frac{400}{66 ns} = 6.1 kV/ μ s ✓

绝对峰值电流验证( $V GS = 0$ 瞬间):

I G o n p k = \frac{15}{21.1} = 0.71 A ≪ I O U T H = 10 A ✓

driver 远未限流,证实 $R G in t = 13 Ω$ 主导,不是 driver 瓶颈。

步骤 3:计算 $R G o f f$

关断目标 $d V D S / d t$ 允许稍快(关断过冲由 snubber/母排寄生决定,非 $R G o f f$ 主因),选 $R G o f f = 2.2 Ω$ 。回验( $V E E = 0$ ):

I G o f f mi l l = \frac{V pl a t - V E E}{R D R V p d + R G o f f + R G in t} = \frac{7 - 0}{0.3 + 2.2 + 13} = \frac{7}{15.5} = 0.452 A

t v r = \frac{25 nC}{0.452 A} = 55 ns, \frac{d V D S}{d t}_{o f f} = \frac{400}{55 ns} = 7.3 kV/ μ s

关断绝对峰值(在 $V GS = 15 V$ 起始放电瞬间):

I G o f f p k = \frac{15 - 0}{15.5} = 0.97 A ≪ I O U T L = 10 A ✓

步骤 4:阻尼校验

由 topic-sic-gate-voltage-oscillation 已核验: $R G cr i t = 10.3 Ω$ (对应 $Lg a t e = 15 nH$ , $C i ss = 571 pF$ ,即 $2 Lg a t e / C i ss = 2 \times 5.13 = 10.3 Ω$ )。两路总阻抗都要大于它才无振铃:

R t o t, o n = 2.5 + 5.6 + 13 = 21.1 Ω > 10.3 Ω ✓

R t o t, o f f = 0.3 + 2.2 + 13 = 15.5 Ω > 10.3 Ω ✓

两路均过阻尼,无需额外阻尼措施。注意 $R G in t = 13 Ω$ 单独就已超过 $R G cr i t$ ——所以任何正值 $R G e x t$ 只会更过阻尼(见 §3.2)。

步骤 5:驱动损耗与平均栅流

平均栅流(决定隔离偏置电源的持续供流)与量纲自检:

I G a v g = Q g \cdot f s w = 48 nC \times 100 kHz = 4.8 mA ([C] \cdot [s^{- 1}] = [A] ✓)

每管驱动损耗(栅极充放电能量耗散在驱动回路各电阻上):

P d r v = Q g \cdot (V C C - V E E) \cdot f s w = 48 nC \times 15 V \times 100 kHz = 72 mW

半桥两管 $P d r v, t o t a l = 144 mW$ ,由 UCC21750-Q1 的 $V D D$ 侧承担;隔离 DC/DC 需能持续输出 ≥ 200 mW(含驱动 IC 静态损耗 $P D 1 \approx 20 mW$ 裕量)。

若使用负压 $V E E = - 4 V$ :

P d r v = Q g \cdot (V C C + ∣ V E E ∣) \cdot f s w = 48 nC \times 19 V \times 100 kHz = 91 mW (+ 27%)

负压使驱动损耗增加约 27%,是隔离 DC/DC 选型时容易漏掉的一项。

设计结果汇总

下表汇总各设计量,峰流均远低于 driver 额定、两路均过阻尼——设计闭环成立:

参数	值	备注
$R G o n$	5.6 Ω	E24 标准值
$R G o f f$	2.2 Ω	快速关断,抗 Miller 串扰
$I G o n p k$	0.71 A	$≪$ $I O U T H$ =10A ✓
$I G o f f p k$	0.97 A	$≪$ $I O U T L$ =10A ✓
$t v f$ (turn-on $V D S$ fall)	66 ns	$d V D S / d t$ =6.1 kV/µs
$t v r$ (turn-off $V D S$ rise)	55 ns	$d V D S / d t$ =7.3 kV/µs
$P d r v$ /switch	72 mW( $V E E$ =0V)	半桥共 144 mW
$I G a v g$	4.8 mA	偏置电源持续供流量级
阻尼状态	过阻尼 ✓	$R t o t$ > $R G cr i t$ =10.3Ω

3. $R G$ 是两个值——开通与关断独立优化

新人常按"折中一个 $R G$ "的思路设计,但开通和关断的优化目标相反:开通慢 → 减小 $d i D / d t$ ,降低对管 FWD 反向恢复尖峰;关断快 → 降损耗 + 抑制 Miller 串扰误开通。现代 SiC 驱动电路用 $R G o n$ 与 $R G o f f$ 两个独立外部电阻,通过快恢复二极管 $D b oo t$ 把两条路径分开。

开通时电流走 $D b oo t$ (正向导通)+ $R G o n$ ,绕开 $R G o f f$ ;关断时电流走 $R G o f f$ , $D b oo t$ 反偏隔离 $R G o n$ 。

$R GS$ 下拉保护必装:在栅极和源极间放 10 kΩ 电阻防止 driver 脱落/上电瞬间栅极浮空。浮空栅极仅需约 100 mV 耦合就能意外导通大功率管,导致桥臂直通。

3.1 寄生电感未知时的 $R G$ 起步

当布局寄生电感 $L s$ 未知时,先移除外部 $R G e x t$ (仅保留 $R G in t + R D R V$ ),用示波器观察无外阻时的栅极振铃主频 $f R$ ,把"布局有多糟"转成一个可测频率量:

L s = \frac{1}{( 2 π f R ) ^{2} \cdot C i ss}

再按临界阻尼公式反推外部目标阻抗,扣除 $R D R V + R G in t$ 后得到 $R G e x t$ 。若无外阻时波形已干净,说明 $R G in t$ ( $= 13 Ω$ for SCT3080AL)已提供足够阻尼——强行加大外部电阻只会拖慢边沿而无益。

3.2 品质因数目标与外部电阻

总串联阻抗 $R ser i es$ 决定 $Q$ 因子:

Q = \frac{L s / C i ss}{R ser i es}

工程上取 $Q = 0.5$ (临界)或 $Q = 1$ (轻度欠阻尼换更快边沿):

目标 $Q$	$R ser i es, t a r g e t$	含义
1	$L s / C i ss$	轻度欠阻尼;边沿快,需盯过冲
0.5	$2 L s / C i ss$	临界阻尼;振铃最小

外部电阻分别从 $R ser i es, t a r g e t$ 扣内部阻抗: $R G o n = R ser i es, t a r g e t - R D R V p u - R G in t$ 、 $R G o f f = R ser i es, t a r g e t - R D R V p d - R G in t$ 。

SCT3080AL 特例(内阻主导): $R G in t = 13 Ω$ 。以 $Lg a t e = 15 nH$ , $C i ss = 571 pF$ 算, $L / C = 5.13 Ω$ ; $R G cr i t = 2 \times 5.13 = 10.3 Ω$ 。扣除 $R D R V + R G in t \approx 15.5 Ω$ 后, $R G e x t < 0$ ——即内部阻抗已超临界阻尼,任何正值 $R G e x t$ 都使系统更过阻尼。这正是上述 Worked Design 用 5.6Ω 外阻但系统仍过阻尼的原因。

对照:内阻很小的器件(Si MOSFET)。若换用 $R G in t \approx 1.4 Ω$ 的低压 Si MOSFET(典型硅管栅阻仅 1–2 Ω),同一套流程的结论会反过来: $R ser i es, t a r g e t - R D R V - 1.4 Ω$ 通常仍是正值(如 TI 半桥案例中约 7 Ω 外阻),此时外部 $R G e x t$ 才是主旋钮,减小它确实显著加快边沿。判断" $R G e x t$ 是不是主旋钮"的唯一标准就是 $R G in t$ 在 $R t o t$ 中的占比——SiC 器件因 $R G in t$ 大而常被内阻锁死,Si 器件则相反。

4. 最小安全脉宽

数据手册的逻辑级最小脉宽(脉宽畸变 PWD 约 30 ns 量级)只保证输出翻转,不保证栅极完整充放电。若命令在 Miller 平台尚未结束时反向,driver 输出级被迫在大 $I G$ 时换相,寄生电感 $L b o n d + L P C B$ 将电流突变翻译为内部过压:

V D D in t \approx V D D + (L b o n d + L P C B) \frac{d I G}{d t}

此应力不一定立即击穿,但以 EOS 和寿命耗尽形式积累,尤其先伤 driver 输出级。

4.1 系统级最小脉宽计算

按各阶段电荷与平均电流估算栅极充电时间(本 Worked Design, $R G o n = 5.6 Ω$ , $V C C = 15 V$ ):

阶段	电荷	平均 $I G$	时间
1+2: $0 \to V pl a t$ ( $Q g s$ )	10 nC	~0.55 A	~18 ns
3:Miller 平台( $Q g d$ )	25 nC	0.379 A	66 ns
4: $V pl a t \to V C C$ (余 ~13 nC)	13 nC	~0.19 A	~68 ns(慢尾)
合计	48 nC	—	~152 ns

器件在阶段 3 结束(约 84 ns)即已完成开关;充到近满栅压(90%)约需 120 ns。考虑传播延迟不对称(tpd typ 90ns、skew 30ns)与安全裕量,控制器应把最小脉宽底线设为:

P W o n, min ≳ 120 ns (settling) + 裕量 \to 设定 200 ns

最小关断脉宽同理( $t v r = 55 ns$ ,放电稍快): $P W o f f, min$ 也设 ≥ 200 ns。二者都远大于逻辑级畸变(~30 ns)。

实际调试:不依赖计算,用示波器观察 $V GS$ 确认每次反相前已到达目标电平的 90%/10%。这条约束与 bootstrap 刷新所需最小导通时间是两回事——后者约束高侧供电补电,前者约束 driver 内部换相避免 EOS。

5. 双脉冲实测:哪一层在主导波形

当 $R G$ 已经选好,双脉冲测试(DPT)是确认设计是否达预期的唯一地面真相。诊断顺序按"谁封顶"分三层:

Driver 是否封顶:Sweep $R G o n$ (小→大),若 turn-on 边沿几乎不变 → driver source current 已是上限,不是 $R G$ 在主导。换更高 $I O U T H$ driver 或减小 $R G e x t$ 均无效。SCT3080AL 此情形通常不出现(因 $R G in t$ 限流 $≫$ driver 限流,10A driver 的 $I Gp k$ 仅 0.71A)。
共享源极电感 $L s$ :若更大 $R G o n$ 后 $E o n$ 和 $E o f f$ 一起变差, $L s$ 按 $V GS, e f f = V D R V - L s \cdot d i / d t$ 吃掉有效栅压。文献实测中仅 TO-247-3 源极引脚及其回流路径变化就能带来接近 70% 的总开关损耗差异,故应优先减小封装引脚长度/Kelvin 源极分离,而非继续调 $R G$ 。
主换流回路电感 $L d$ :若总损耗不变但 turn-off 过冲持续增大,矛头指向 $L d$ (母排回路,如从 40 nH 拉到 120 nH),不是 $R G$ 。

SCT3080AL 实操判断:无外阻( $R G e x t = 0$ )时若 $V GS$ 已无振铃,说明 $R G in t = 13 Ω$ 已足够阻尼;若 DPT 中 $d V D S / d t$ 约等于 $(15 - 7) / (13 + R D R V p u)$ 除以 $Q g d$ 的估算值,则 Driver 和 $R G in t$ 是主旋钮,外部 $R G e x t$ 是次要微调。

6. Gotcha 链(7 条)

新人栽跟头最集中的七处,均已用本页 datasheet 实读值锚定:

G1 VEE=−5V 超过 VGSS,neg=−4V【最高危】:UCC21750-Q1 datasheet 的典型 SiC 配置就用 $V E E = - 5 V$ (COM–VEE=5V,VDD–VEE 最大 33V);但 SCT3080AL 绝对最大 $V GS S$ (DC)负侧仅 −4V(surge 也只到 −4V)。若直接接 −5V VEE 运行,不触发 FAULT,而是以栅氧应力/ $V t h$ 热漂移方式缓慢累积,最终高温下静默失效。设计必须把关断轨限在 −4V 以内(取 −3V/−4V 配置或加钳位),不能照抄 driver 应用电路的 −5V。

G2 RGext 越小越好幻觉:减小 $R G e x t$ 有效的前提是 $R G e x t$ 占 $R t o t$ 主体。SCT3080AL 中 $R G in t = 13 Ω$ 已主导, $R G e x t$ :5.6Ω→0Ω 只能把 $I G mi l l$ 从 0.379A 提升到 0.52A(+37%), $t v f$ 从 66ns 缩至 48ns(−27%)——改善有限;同时 $R G e x t$ →0 逼近临界阻尼边界。正确做法是留适当 $R G e x t$ 保证过阻尼。

G3 IOH/IOL 误当连续额定:headline "10A" 是栅极电容完全放电( $V GS \approx 0$ )时的瞬态峰值,不能持续。Worked Design 验证实际 $I G o n p k = 0.71 A$ 远小于 10A,真正的稳态供流是 $I G a v g = 4.8 mA$ ——两者差三个量级,混用必致偏置电源与热设计失准。

G4 单 $R G$ 值(不分开通/关断):开通需慢(SiC 无体二极管 $Q r r$ 问题,但需控 $d i D / d t$ 抑制对管 FWD 反向恢复);关断需快(减小关断损耗 + 抑制 Miller 串扰误开通)。用单 $R G$ 必然一个方向妥协,对 SiC 高频(100kHz+)设计影响尤显。

G5 最小脉宽直接用 datasheet 逻辑值:datasheet 脉宽畸变(~30ns 量级)是空载下输出能否翻转的门槛,不考虑栅极实际充放电时间。本 Worked Design 系统级 $P W o n, min$ =200ns,是逻辑值的数倍。直接用逻辑值会在 PFC 过零、软启动切换等极低占空比工况下因 EOS 积累损伤 driver 输出级。

G6 Pdrv 遗漏负压项: $P d r v = Q g \cdot V C C \cdot f s w$ 仅适用于 $V E E = 0$ V。若 $V E E = - 4 V$ ,公式变为 $Q g \cdot (V C C + ∣ V E E ∣) \cdot f s w$ :同样 SCT3080AL 在 100kHz 下驱动损耗从 72mW 增至 91mW(+27%)。隔离 DC/DC 选型必须按实际 $(V C C + ∣ V E E ∣)$ 核算。

G7 Qgd/RGint 取旧值或错值:SCT3080AL datasheet 实读 $Q g d = 25 nC$ 、 $R G in t = 13 Ω$ 。部分应用笔记误引 $Q g d \approx 17 nC$ 或 $R G in t \approx 1$ –2Ω(混用测试条件或旧版),据此算出的 $d V D S / d t$ 会偏快 40%–数倍,实验室板必现意外振铃或边沿远慢于预测。凡引用 SCT3080AL 栅荷/栅阻必须回 datasheet 核条件(VDS=300V, ID=10A, VGS=0/18V)。

7. Corner 分析(3 条)

三个把设计推到边界的工况,决定最终 $R G$ 与死区必须以谁为最坏点:

C1 高温 125°C:SCT3080AL $V t h$ 随温度下降(datasheet Fig.13 呈负温系数,SiC 典型约 −6~−8 mV/°C),100°C 升温使 $V t h$ 降约 0.6–0.8V, $V pl a t$ 随之降低。 $I G mi l l$ 分子 $(V C C - V pl a t)$ 略增, $t v f$ 缩短 ~10%, $d V D S / d t$ 加快。抗串扰裕量在高温最紧:下管(关断态)米勒串扰注入 $Δ V GS = C g d \cdot d V D S / d t / (C g d + C g s)$ ,随 $d V D S / d t$ 升高而增大,而 $V t h$ 更低——安全裕量 $V t h - Δ V GS, co u pl e d$ 在 125°C 取最小值。开关速度优化应以 125°C 为目标工作点。

C2 $Q g$ 批次散差:SCT3080AL datasheet 对 $Q g$ / $Q g d$ 仅给 typ、无 min/max,故批次散差是工程假设而非 datasheet 保证。按经验预留 ±20%:最大 $Q g d = 25 \times 1.2 = 30 nC$ ,则 $t v f = 30/0.379 = 79 ns$ , $d V D S / d t = 400/79 = 5.1 kV/ μ s$ (变慢,仍可接受);最小脉宽总充电时间增至 ~182ns→仍以 200ns 底线覆盖。选型/批次切换时须重核 $d V D S / d t$ 是否仍在 EMC/SOA 范围内。

C3 低温 −40°C 与死区:UCC21750-Q1 $tp d$ 的 datasheet 最大值 130ns 已覆盖 −40~125°C 全温区,部件间 skew 最大 30ns。死区必须按最坏传播延迟差 + 关断建立时间设计,否则开通命令可能在对管关断传播完成前到达,导致上下桥臂短暂直通:

t d e a d, min \geq t s k e w + t v r + 裕量 \approx 30 + 55 + 裕量 \to 建议 \geq 150 ns

若用 $tp d$ 绝对值做保守死区,则应以 130ns 最大值为基准进一步放大。

核心要点

三段串联阻抗( $R D R V + R G e x t + R G in t$ )决定 Miller 区 $I G mi l l = (V C C - V pl a t) / R t o t$ ;SCT3080AL $R G in t = 13 Ω$ 主导,外部 $R G$ 只能减速,不能超越此上限。
平台电流用 $V pl a t$ 不用 $V D R V$ ;全程开关速度用 $t v f = Q g d / I G mi l l$ ( $Q g d = 25 nC$ ),不用瞬时 $C r ss$ (非线性,等效值 ~62.5pF ≫ 19pF)。
$R G$ 是两个值: $R G o n$ 控开通 $d i D / d t$ ; $R G o f f$ 控关断速度 + 防 Miller 误开通。
Worked Design 结果: $R G o n = 5.6 Ω$ , $R G o f f = 2.2 Ω$ ,峰流 0.71A/0.97A 均远低于 10A driver 额定 ✓,过阻尼 ✓, $P d r v = 72 mW$ /管, $I G a v g = 4.8 mA$ 。
$P d r v = Q g \times (V C C + ∣ V E E ∣) \times f s w$ :负压项必须包含,100kHz 下每管 72–91mW 决定隔离 DC/DC 功率选型。
$P W min$ :系统级 ≈ 200ns,远大于 datasheet 逻辑畸变;极低占空比工况必须硬限制。
最高危 Gotcha:UCC21750 常用 $V E E = - 5 V$ 超 SCT3080AL $V GS S, n e g = - 4 V$ ,静默失效——关断轨必须限在 −4V 内。

Cross-references

← 索引
topic-gate-driver — 栅极驱动 hub
topic-sic-gate-loop-parameters — Rg 五步 Worked Design(SCT3080AL 400V/15A/100kHz 完整版)
topic-sic-gate-voltage-oscillation — RGcrit=10.3Ω 推导来源
topic-driver-power-thermal-budget-deep — 把 §2.5 的 Pdrv 基础式往下做分解(三处分摊/自发热 Tj/外置 buffer 定型)
topic-gate-drive-power-supply — 供 Pgd 的次级偏置/隔离电源(bootstrap vs 隔离 DC-DC / +18/−4V 轨 / CMTI)
topic-mosfet-double-pulse-test — DPT 调参方法
topic-active-gate-driving-deep — 动态 Rg 之外的方案

栅极驱动电流定量设计 — Qg / RG / 平台峰流 / 最小脉宽

本质与导读

1. 物理机制:Qg 曲线与三阶段驱动电流

1.1 dVDS/dt 与 Crss:为什么不能直接除

1.2 IOH/IOL 不是连续额定值

1.3 IG 实际峰值由串联阻抗决定

2. 端到端 Worked Design — UCC21750-Q1 + SCT3080AL 400V/25A/100kHz

2.1. 步骤 1:目标开关速度 → 所需 IGmill

2.2. 步骤 2:计算 RGon

2.3. 步骤 3:计算 RGoff

2.4. 步骤 4:阻尼校验

2.5. 步骤 5:驱动损耗与平均栅流

2.6. 设计结果汇总

3. RG 是两个值——开通与关断独立优化

3.1 寄生电感未知时的 RG 起步