电气间隙与爬电距离:两个距离的定尺与实现

新人最常见的错是把 clearance 和 creepage 当成"同一个间距的两种叫法",于是"间隙够大爬电肯定也够"。这是危险的误解:两者防的失效模式不同、主导变量不同、连量纲背后的时间尺度都不同,必须各算各、同时满足。

clearance(空气间隙)的失效是空气雪崩击穿:当两导体间空气中的电场超过击穿场强,自由电子被加速碰撞电离形成雪崩,空气瞬间导通成电弧。决定它的是瞬时峰值电压——尤其是雷击/开关带来的微秒级冲击过电压(impulse),而不是稳态有效值。空气击穿电压遵循 Paschen 定律:近似正比于"气压 × 间距",所以海拔升高、空气稀薄 → 击穿电压下降 → clearance 必须加大(事实,IEC 60664-1 Annex A)。污染对 clearance 影响弱——除非间隙极小(< 0.5mm)时灰尘/凝露能直接桥接。

creepage(沿面距离)的失效是表面爬电起痕(tracking):绝缘表面在工作电压长期作用下,污染层 + 湿气形成微小漏电流,反复的微放电逐步碳化绝缘表面,碳化痕导电、不断延伸,最终在表面"长"出一条导电通路把两导体短接。决定它的是长期施加的 RMS 工作电压 + 表面污染程度 + 材料的抗起痕能力(CTI)——是一个以月/年计的老化过程,与瞬态峰值和海拔基本无关。

把两种物理摆在一起,定尺逻辑就清楚了(上图):clearance 走"峰值电压 → 冲击耐压 → 查表 → 海拔修正"一条线;creepage 走"RMS 工作电压 → 污染等级 → 材料 CTI → 查表"另一条线,两条线互不进对方的变量。 一个工程铁律由此而来:creepage 永远不能小于同点的 clearance(IEC 60664-1 §5.2.2.6)——沿表面绕行的路径在几何上不可能比穿空气的直线还短,标准也禁止把 creepage 定得比 clearance 小(除非 PD1/PD2 下做过耐压试验验证)。所以实务上先各自查表算出两个值,再取"creepage 与 clearance 取大后的 creepage"作为表面留距。

clearance 的定尺不直接用工作电压,而是用设备可能承受的瞬态峰值。绝大多数场景下这个峰值由设备在电网中的位置(过电压类别 OVC)决定,流程是"系统电压 + OVC → 额定冲击耐受电压 Uimp → 查 clearance 表 → 乘海拔系数"。

creepage 的定尺用长期施加的 RMS(或 DC)工作电压,不是峰值、不是冲击。三个输入缺一不可:RMS 工作电压、污染等级 PD、材料组(由 CTI 定)。这三个一起查 IEC 60664-1 Table F.4。

两个值各自查完不算完,还有三条联动规则决定最终留距,漏一条都可能定小。

第一条,creepage ≥ clearance(§5.2.2.6):若查出来的 creepage 比同点 clearance 还小(高 Uimp + 低工作电压 + 干净环境时会发生),creepage 要被抬到至少等于 clearance。沿面路径不可能短于空气直线。

第二条,加强绝缘:clearance 和 creepage 按不同规则翻倍——这是最容易记错的一处:

• clearance(加强):取冲击耐压在优选序列(0.33/0.5/0.8/1.5/2.5/4.0/6.0/8.0/12.0 kV)里高一档的 Table F.2 值;若基本值不在优选序列上,则按基本冲击耐压的 1.6× 取(§5.1.6)。
• creepage(加强):直接取基本值的 2×(§5.2.4)。
• 双重绝缘(double) = 基本 + 附加两层各自达标再相加,与单层"加强(reinforced)"等效但实现不同。

第三条,最弱环节决定整体:同一绝缘屏障的 clearance、creepage、固体绝缘(solid insulation,介质内部击穿,见IEC 60664-1 页 §5)三者任一不达标,整个 barrier 就 fail。EV 主驱 HV 隔离量产普遍要 reinforced——所以 clearance 升一档、creepage ×2、固体绝缘还要过局部放电(PD)测试,三道一起卡。

so what:别只查一遍表就收工——查完务必跑"creepage 取到 ≥ clearance、按绝缘等级(基本/加强)把对应距离翻倍、三件套都要过"这三步,这是定尺从"算对单值"到"设计达标"的关口。

算出 8mm、12mm 的 creepage 后,真正的工程难题是板面/壳体根本放不下一条 8mm 的直表面路径。三种几何手段把路径"折"出来或把要求"降"下来——但每种都有必须守的规则,做错了等于没做。

汽车 HV 把上面的方法压在最苛刻的工况上:高压、紧凑、SiC 高频、还要满足整车级绝缘要求。几个落地要点和一个算例。

第一,用峰值/最大工作电压定尺,不是标称包电压。400V 平台标称 ~450V、稳态峰 ~500V;800V 平台稳态峰 ~900–1000V、瞬态过电压可达 ~1200V(行业值)。400V → 800V 大致把 clearance/creepage 翻倍。算 800V 包的 creepage 要用 ~1000V 那一行,不是 800V——这正是为什么连接器厂给 800V 接口报"~8mm creepage"(用接近 1000V 的工作电压基)而不是表上 800V 行的值。

第二,ISO 6469-3 的绝缘电阻 100 Ω/V 是另一回事,别和几何距离混。ISO 6469-3 要求 DC 电路绝缘电阻 ≥ 100 Ω/V、AC ≥ 500 Ω/V(对应在限值附近漏电流约 10mA DC / 2mA AC),由整车的 IMD(绝缘监测装置)在线监测,适用电压 class B(60V<U≤1500V DC)。这是整体漏电/绝缘质量指标,衡量"整个 HV 系统对地阻抗够不够高";clearance/creepage 是局部几何规则,保证"这一对导体间空气不飞弧、表面不爬电"。两者守的失效机理不同——绝缘电阻达标的设计仍可能 creepage 不足,反之亦然,要分别满足,再叠 HVIL 机械互锁。

第三,SiC 高频要不要上 IEC 60664-4,看实际频谱。IEC 60664-4 管基波 > 30kHz 的周期电压:高频下空气击穿电压在均匀场可降 ~25%(接近 3MHz 时)、不均匀场可降 > 50%,这时clearance 要相应加大。但很多牵引逆变器的 PWM 载波在 10–30kHz,常低于 30kHz 门槛,载波本身未必触发 60664-4 全额加严;真正驱动局部放电担忧的是 SiC 的快 dv/dt 沿与振铃里 > 30kHz 的谐波成分。所以是否套 60664-4、加严多少,取决于该设计 > 30kHz 的频谱占比,不能一刀切(本段为工程判断,非标准条文)。

第四,连接器/壳体靠高 CTI 料 + 内筋迷宫挤出 creepage。800V 连接器把 ~8mm 的 creepage 折进紧凑壳体,靠的是壳内模出的挡墙/筋/迷宫面(每筋 +2h),配玻纤增强 PA66/PBT(CTI≈600,吃 Group I 短距)。

800V OBC 隔离屏障算例(一次↔二次,示意,落地需按目标版本标准复核):

最后一类错是"做了耐压测试就以为绝缘合格"。耐压(hipot)和几何 creepage/clearance 测的是不同失效模式,互不替代。

耐压试验(dielectric withstand)是在绝缘上加一个远高于工作电压的电压、持续几秒,证明此刻没有击穿——它抓的是制造缺陷:划伤、气泡、污染、间距/公差错误、穿孔。它是瞬时的,对"长期爬电起痕会不会慢慢碳化出一条通路"一无所知——而那正是 creepage 这条几何 + 材料 CTI 规则在防的。反过来,creepage 几何对了也不能保证这一片没有制造气泡——那要靠 hipot 抓。两者互补:几何定设计余量,hipot 当产线筛选。

加强绝缘在高压下还要测局部放电(PD):绝缘内部微小空洞里的局部电离不立即击穿,却长期侵蚀介质,PD 起始(PDIV)可能比完全击穿早数小时到数月。对 SiC 模块、OBC 隔离屏障这类 reinforced 绝缘,PD 测试比单纯耐压更能查出空洞弱点,是首选筛选手段,且要在热循环之后测(热循环会让界面分层、PDIV 随寿命下降)。