AUX-B4 — 隔离反馈:为什么误差信号跨隔离障这一步,同时决定了稳压精度、环路带宽与成本,三者互相咬死

先把这一讲的硬约束钉死:误差信号跨隔离障时,同时决定了两件物理上独立、却都被同一个跨障器件绑死的事——稳态精度与环路动力学。

第一件是稳态精度。闭环稳压的精度上限由两样东西决定:副边基准的准不准,以及误差信号跨障传输时增益稳不稳。若跨障器件的传输增益随温度/老化/批次漂移,环路 DC 增益跟着漂,稳压点就跟着动——这是精度的地板,补偿器再怎么设计也抬不动它,因为它是稳态误差,不是动态响应。

第二件是环路动力学。控制环的开环传递函数是三段级联:$L(s)=G_{plant}(s)\cdot G_{xfer}(s)\cdot G_{comp}(s)$——功率级(plant)、跨障传输(transfer)、补偿器(compensator)。补偿器是我们能自由设计的,功率级是拓扑给定的,而跨障传输 $G_{xfer}(s)$ 不是理想的一根导线:光耦有极点、PSR 是每周期采一次的采样系统、数字隔离器有传输延迟。这段寄生动力学直接叠进 $L(s)$ 的相位,吃掉相位裕度。

这两件事的要害在于:它们被同一个跨障方案一次性绑死,你没法分开优化。 选了 PSR 省掉光耦(成本降),就同时接受了 $\pm 3\text{-}5\%$ 的精度地板(采辅助绕组反推,B1 已算)和采样系统的低带宽;选了 opto+TL431 换 $\pm 1\%$ 精度,就同时背上光耦极点和 CTR 散布这两个环路设计难题;选了数字隔离器把精度和带宽都拉满,就同时付出最高的成本和副边独立供电的复杂度。精度、带宽、成本三者被跨障这一步咬死成一个三角,本讲就是把这个三角的每条边算清楚。 下面先证"为什么环路必有天花板",再逐条拆三条路。

在拆三条跨障路之前,要先立一个所有路共享的前提:这个环路的穿越频率 $f_c$ 有一个与跨障方案无关的天花板,由功率级本身决定。 看清这点,才知道跨障动力学是在多窄的一个窗口里和你抢相位裕度。

反激(以及 boost、buck-boost)工作在 CCM 时,功率级传递函数里有一个右半平面零点(RHP zero)。它的物理根因是:占空比一变,能量传到副边的时序要"反着先动一下"——想升压先得多存一个周期的能量,输出先降后升。这个"先反向"的响应在传递函数里就是一个 RHP 零点,它加增益的同时减相位(左半平面零点是加增益加相位),等于凭空给环路灌进 $90^{\circ }$ 的相位滞后而不给你任何增益衰减来补偿。CCM 反激的 RHP 零点频率(折算到副边)是:

其中 $L_{sec}=L_p/n^2$ 是原边励磁电感折到副边的值。RHP 零点没法用补偿器消掉(它在右半平面,想对消要放一个右半平面极点,系统直接不稳),唯一的活路是把穿越频率压到远低于它——工程铁律是 $f_c\le f_{RHPZ}/5$(或说取最坏工况 RHPZ 的 $20\text{-}30\%$)。同时开关纹波要求 $f_c\le f_{sw}/6$ 左右。两条取小,就是功率级给的天花板。

这个天花板是一切的背景板: 它把 $f_c$ 压到通常只有几 kHz 到十几 kHz。跨障动力学(光耦极点、采样延迟)的频率也恰好落在这个量级——于是它们不是"高频才捣乱的小事",而是就在穿越频率附近直接啃相位裕度。下面三条路,本质是三种不同的 $G_{xfer}(s)$,各在这个窄窗口里塞进不同的相位滞后与增益不确定性。功率级小信号建模与补偿器类型见 隔离正激反馈 与 PCMC buck 环路。

第一条路是量产 SMPS 的默认答案:副边放一颗 TL431(可编程并联基准,内部 $2.495\mathrm{V}$ 基准 + 误差放大器),它比较分压后的输出与基准、驱动光耦 LED,光耦晶体管在原边把误差电流搬回控制器 FB 脚。精度这一头很漂亮:TL431 基准典型 $\pm 1.6\%$、配精密分压电阻,整体能做到 $\pm 1\%$。难的全在环路动力学,两座山。

第一座山:CTR 散布把环路增益推得四处乱跑。 光耦的电流传输比 CTR(集电极电流/LED 电流)不是常数——同型号散布可从约 $50\%$ 到 $600\%$(如 PC817 分档),且随温度升高而降、随寿命老化再降 $30\text{-}50\%$。而 opto+TL431 的中频段环路增益正比于 CTR:$G_{mid}\approx \frac{R_{pull}}{R_{LED}}\cdot \mathrm{CTR}$。CTR 变 $3$ 倍,中频增益就变 $3$ 倍($\approx 9.5\mathrm{dB}$),穿越频率跟着在近似 $-20dB/dec$ 的斜率上左右平移近 $3$ 倍。后果是:你不能只对着"典型 CTR"设计。 必须在最小 CTR(老化后、高温)下仍保证足够增益/带宽,同时在最大 CTR(全新、低温)下 $f_c$ 被推高时相位裕度不塌。这是 opto 环路设计的核心纪律:为最坏 CTR 的两个极端各验一遍。

第二座山:光耦本身有一个极点,就落在穿越频率附近。 光耦输出晶体管的集电结电容 $C_{opto}$(含 Miller 效应,等效几 nF)与原边上拉电阻 $R_{pull}$ 构成一个低通极点:

这个极点常在几 kHz——正好压在 $f_c$ 头上,在穿越点直接贡献 $\arctan (f_c/f_{p,opto})$ 的相位滞后。它可以靠减小 $R_{pull}$ 往高频推,但 $R_{pull}$ 一小、中频增益跟着掉、光耦偏置电流上升、TL431 要多灌电流(TL431 阴极最小工作电流按 datasheet 约 $0.25\text{-}1\mathrm{mA}$,工程按 $\ge 1\mathrm{mA}$ 设计,不能让它掉出调节区)。光耦极点与增益/功耗是同一个 $R_{pull}$ 的两头,又是一枚硬币。

还有一个隐蔽的坑——"快车道/慢车道"(fast lane / slow lane,Basso)。TL431 的 LED 限流电阻 $R_{LED}$ 若直接接在输出 $V_o$ 上,则输出的扰动有两条路进 LED:一条经 TL431 误差放大器(慢车道,受补偿网络控制),一条经 $R_{LED}$ 直连 $V_o$(快车道,不受控)。快车道在中频段($\sim 10\mathrm{kHz}$ 以上)会绕过你精心设计的补偿零极点,凭空多一段增益,把环路整形搞乱。根治办法是把 $R_{LED}$ 接到一条固定偏置电压(而非 $V_o$),或用小 LC 把 LED 与 $V_o$ 解耦,切断快车道。补偿器本身:TL431 外挂 R-C 构成 Type II(一个积分零极点对 + 一个高频极点)压 RHP 零点带来的相位缺口,足以对付反激/正激这类单/双极点功率级。三方案对比的完整环路推导见 隔离正激反馈,补偿器与相位裕度基础见 运放反馈稳定性。

第二条路是 PSR(原边调节):不跨隔离障,在 OFF 相采辅助绕组的反射电压反推 $V_o$(B1 已推 $V_{aux}=n_{aux}(V_o+V_f)$),整颗光耦省掉。它的精度地板 B1 算过($\pm 3\text{-}5\%$,来自 $V_f$ 温漂 + 匝比公差 + 采样时机),这里补它的环路动力学为什么天生比 opto 慢。

根因是 PSR 的反馈不是连续的,是每个开关周期采一次样——而且只能在 OFF 相膝点前那个窄窗口采(振铃后、副边电流归零前)。这等于在环路里串了一个采样保持(sample-and-hold):每 $T_{sw}$ 才更新一次误差,两次更新之间控制器"蒙着眼"用上一次的值。采样保持等效于一个约 $T_{sw}/2$ 的纯延迟,在频率 $f$ 处贡献相位滞后 $\Delta \varphi \approx 2\pi f\cdot (T_{sw}/2)=\pi f/f_{sw}$。这个滞后随频率线性涨,到 $f_c$ 就啃掉可观相位裕度;更根本地,采样系统的奈奎斯特频率是 $f_{sw}/2$,而实际闭环带宽还要远压在它之下(采样纹波、膝点采样需几周期平滑),典型 PSR 环路 $f_c$ 只有约 $1\text{-}3\mathrm{kHz}$,动态响应(负载阶跃恢复)明显慢于 opto 方案。

所以 PSR 的三角位置很清楚:成本最低(无光耦、无副边基准),但精度地板 $\pm 3\text{-}5\%$、带宽被采样钉在低位。 它天然偏爱 DCM/QR(准谐振)——让膝点清晰可采。判据 B1 已给:供 SBC/栅驱这类宽容差、且能忍受较慢瞬态的辅助 rail,PSR 是省成本首选;供 MCU 核心这类要 $\pm 1\text{-}2\%$、要快瞬态的 rail 就不够。反激 PSR 的完整取电与采样见 HV→12V 反激深度,采样控制的一般机理见 控制采样 hub。

第三条路针对"既要 $\pm 1\%$ 精度、又要高带宽快瞬态"的场景,思路是把跨障传输 $G_{xfer}(s)$ 做成一段近理想、增益确定、无老化的通道,让环路补偿回到"只对付功率级"的干净问题。有两种典型实现。

一种是 隔离正激取样:用一个小信号变压器(或主变压器的正激绕组)把副边误差信号以正激方式送回原边。变压器传输在环路带宽内近乎平坦、无 CTR 那样的增益散布,极点被推到远高于 $f_c$,于是它几乎不往环路里塞相位——补偿器只需对付功率级的 LC 双极点 + ESR 零点(正激)或 RHP 零点(反激)。另一种是 副边基准 + 数字隔离器:副边放精密基准 + 误差放大器,数字隔离器(电容/磁耦)把 PWM 误差或已数字化的误差跨障,传输带宽可达 MHz、增益由数字定死、无 CTR 老化——精度和带宽都不再受跨障拖累。

代价全在成本与复杂度这一头:数字隔离器本身比光耦贵、副边需要一路独立偏置供电(基准和误差放大器要在副边先有电,涉及启动时的鸡生蛋问题),整体 BOM 和板面都涨。所以它的三角位置是精度高、带宽高、成本高——对高端 rail(要快瞬态的 MCU 核、或多路要求一致性的 rail)才划算。三种跨障方案的环路整形对比见 隔离正激反馈。

一句话把三条路锚定成三角:opto+TL431 = 精度好/带宽中/成本低,难在 CTR 与光耦极点;PSR = 精度差/带宽低/成本最低,输在采样;隔离正激或数字隔离 = 精度高/带宽高/成本高,赢在近理想传输。没有一条路三边都占。

接 B1 的设计点:$V_o=12\mathrm{V}$、$I_o=1.25\mathrm{A}$(故 $R_L=12/1.25=9.6\Omega$)、$n=8$、$f_{sw}=100\mathrm{kHz}$($T_{sw}=10\mu \mathrm{s}$)、原边励磁电感 $L_p=1\mathrm{mH}$(故 $L_{sec}=L_p/n^2=1000/64\approx 15.6\mu \mathrm{H}$)、最坏工况(最低 $V_{in}$)占空比 $D=0.3$。

第一步,功率级给的天花板:RHP 零点定 $f_c$ 上限。 代入 RHP 零点公式:

即 $f_{RHPZ}\approx 160\mathrm{kHz}$。天花板取两条之小:$f_{RHPZ}/5=32\mathrm{kHz}$ 与 $f_{sw}/6\approx 16.7\mathrm{kHz}$——本例是 $f_{sw}$/纹波这条先卡到 $\approx 16.7\mathrm{kHz}$(RHP 零点较高、未先咬)。留裕量取目标 $f_c=8\mathrm{kHz}$。

第二步,opto 极点在 $8\mathrm{kHz}$ 处吃多少相位裕度。 取上拉 $R_{pull}=20\mathrm{k\Omega }$、光耦等效输出电容 $C_{opto}=3\mathrm{nF}$:

这个极点落在 $f_c=8\mathrm{kHz}$ 之下,在穿越点贡献的相位滞后:

光耦这一个寄生极点,就在穿越频率白啃掉近 $72^{\circ }$ 相位裕度——叠上 RHP 零点的滞后,若不处理,相位裕度直接崩到负、环路振荡。这定量说明了为什么 opto 极点不是小事:它就压在你唯一能用的那点带宽窗口上。

第三步,CTR 散布把穿越频率推到哪、相位还剩多少。 设计按最小 CTR($100\%$,老化+高温)把 $f_c$ 定在 $8\mathrm{kHz}$;换到最大 CTR($300\%$,全新+低温),中频增益 $\times 3$($+9.5\mathrm{dB}$),$f_c$ 在 $-20dB/dec$ 斜率上被推到 $\approx 24\mathrm{kHz}$。此时 opto 极点贡献的滞后飙到:

而且 $24\mathrm{kHz}$ 已越过 $f_{sw}/6$ 天花板,纹波抑制也开始失守。这就是"必须为最坏 CTR 的两个极端各验一遍"的定量含义:最小 CTR 验增益够不够、最大 CTR 验相位裕度塌不塌。

第四步,治本:把 opto 极点推到 $f_c$ 之上。 把 $R_{pull}$ 从 $20\mathrm{k\Omega }$ 降到 $2.2\mathrm{k\Omega }$:

现在极点 $24\mathrm{kHz}$ 在 $f_c=8\mathrm{kHz}$ 之上,滞后降到 $\arctan (8/24.1)=\arctan (0.332)\approx 18.4^{\circ }$——从吃 $72^{\circ }$ 降到吃 $18^{\circ }$,相位裕度救回来了。代价:$R_{pull}$ 小 $9$ 倍,中频增益掉 $9$ 倍(补偿器要补回)、光耦偏置电流上升($\sim 2.5\mathrm{V}/2.2\mathrm{k\Omega }\approx 1.1\mathrm{mA}$ 量级)、TL431 阴极电流需求上升(仍须 $\ge 1\mathrm{mA}$ 留在调节区)。这一步把中段二"光耦极点/增益/功耗同一个 $R_{pull}$"的三角咬合算实了:救相位就得牺牲增益和功耗。

把三条路收成设计任一路隔离辅助电源反馈时都走一遍的检查链:

1. 先按 rail 定精度需求,一刀切出方案候选:$\pm 3\text{-}5\%$ 够(SBC/栅驱、忍慢瞬态)→ PSR;要 $\pm 1\text{-}2\%$ →opto+TL431 或数字隔离;要 $\pm 1\%$ + 高带宽快瞬态 → 副边基准 + 数字隔离/隔离正激取样。
2. 算功率级天花板:CCM 反激算 $f_{RHPZ}$,$f_c\le \min (f_{RHPZ}/5,f_{sw}/6)$;这是跨障动力学抢相位的窗口,先划死。
3. opto 路:两验 CTR 极端 + 治光耦极点:最小 CTR 验增益/带宽,最大 CTR 验相位裕度;$f_{p,opto}=1/(2\pi R_{pull}{C}_{opto})$ 须推到 $f_c$ 之上,并切断 $R_{LED}$ 直连 $V_o$ 的快车道。
4. PSR 路:核采样带宽与精度地板:$f_c$ 通常 $1\text{-}3\mathrm{kHz}$,采样保持滞后 $\approx \pi f/f_{sw}$;确认负载阶跃恢复时间可接受、$V_f$/匝比公差下的精度达标。
5. 数字隔离/隔离正激路:核副边启动供电:确认副边基准/误差放大器的独立偏置在冷启动时能先建立(鸡生蛋),数字隔离器带宽远超 $f_c$。

带走三条准则:

1. 跨隔离障这一步,一次咬死精度、带宽、成本三角。 精度地板来自基准 + 传输增益稳定性(稳态),带宽天花板来自功率级 RHP 零点 + 跨障动力学(动态),成本来自器件与副边供电复杂度——三者被同一个跨障方案绑死,不能分开优化。
2. 跨障器件不是理想导线,它把自己的动力学塞进环路的穿越点。 opto 塞进 CTR 增益不确定性($3\times$ 散布 + 老化/温漂)与一个几 kHz 的极点;PSR 塞进每周期一次的采样延迟;数字隔离几乎不塞(代价是成本)。worked example 里一个光耦极点就吃 $72^{\circ }$ 相位裕度——它就压在你唯一能用的带宽窗口上。
3. opto 环路必须为最坏 CTR 的两个极端各验一遍,且救相位与省功耗是同一个 $R_{pull}$ 的两头。 最小 CTR 验增益、最大 CTR 验相位;把光耦极点推高($R_{pull}$ 减小)能救相位裕度,但同时掉增益、升功耗——没有免费的带宽。