HV→12V Flyback 深度 — 变压器 / Snubber / 同步整流 / PSR

Flyback 在关断瞬间把能量从 primary 倒给 secondary,关断平台上次级把 $Vout$ 按匝比反射回初级;这个反射电压 $Vor=N\cdot Vout$ 是整个设计的枢纽(母页 Flyback 拓扑 §2):

EV PEU 设计点:

• $Vin$ 输入范围 400-800V(HV 母线波动)
• $Vout$ = 12V
• 选 $N=16$($Np:Ns=16:1$,如 192:12)→ $Vor=16\times 12=192$V
• 占空比不是自由量,被电压比钉死:DCM/CCM 边界 $D/D^{\prime }=Vor/Vin$,即 $D=Vor/(Vor+Vin)$ → $Vin=400$V 时 $D\approx 192/592=0.32$,$Vin=800$V 时 $D\approx 192/992=0.19$。匝比选定后 D 随之确定,并非 0.5(要 0.5 得 $Vor=Vin=400$、即 $N=33$,反而把 $Vds$ 推到 1200V)—— 这是常见错点
• $Vds$ 关断稳态峰 $=Vinmax+Vor=800+192=992$V。选 1700V SiC/Si:1200V 器件按 80% 降额只到 960V $<992$V,再叠漏感尖峰更不够,所以 800V 母线上 1200V 档实际不可用(§7)

Lp 决定工作模式:

• CCM (Continuous Conduction):Lp 大,纹波小,EMI 低,但 RHP 右半平面零点卡带宽(频率含匝比 $N^2$ 修正,漏了会把带宽严重低估 —— 见母页 Flyback 拓扑 §8),控制慢
• DCM (Discontinuous):Lp 小,纹波大,无 RHP zero,控制易,退磁采样窗清晰(aux-winding PSR 的前提)
• BCM / QR (Boundary Conduction):Lp 临界,谷底开通(valley switching)软开关,EV HV aux 主流

典型 BCM 设计 fs ≈ 100-200 kHz(变频),按最低输入满载定 Lp:

代入 $Vinmin=400$V、$Dmax=0.32$、$Pin=Pout/\eta =15/0.9\approx 16.7$W、$fsmin=100$kHz → $Lp\approx 128^2/(3.34\times 10^6)\approx 4.9$ mH,对应 $Ipk=2Pin/(Vinmin\cdot Dmax)\approx 0.26$A。

为什么是 mH 而非 µH:HV 母线上 15W 只需极小的初级电流($Ipk$ 亚安培),BCM 下 $Pin=\frac{1}{2}LpIp{k}^{2}fs$ 要在 ~100 kHz 传 16.7W,就必须用毫亨级 Lp 把能量存够 —— 这也解释了为何 $Llk$ 取 50-100 µH(§2.3)才落在 1-3% of Lp。低压侧(如 LM5180 12V→bias)电流大一个量级,Lp 才落到数百 µH。原设计文档曾用 $D=0.5$ 算出 13 mH,是把被电压比钉死的 D 当自由量所致(§2.1)。

漏感是 primary 绕组与 secondary 之间"没耦合上"的部分,典型 1-3% of Lp:

• Lp ≈ 5 mH → Llk ≈ 50-100 μH(1-2%;三明治绕法/初级夹次级可压到 ~1%)

Llk 在 SW 关断瞬间储能 $\frac{1}{2}LlkIp{k}^2$ 必须放掉,否则电流无处可去、把 Vds 顶穿 → 击穿。这就是为什么必须 RCD Snubber。压小 Llk 是降 snubber 损耗(§3.2)的第一杠杆。

链接:变压器漏感 / Flyback 拓扑

SW 关断瞬间,Llk 上电流不能突变,继续往 primary 流。primary 已开路,Llk 把 Vds 推到任意高度直到找到回路:

V_Llk_spike 没限制就飙到 1500V+ → 击穿 SiC。

加 RCD (R-C 并联 + D 串联到 Vds):

• D:1700V Si fast recovery diode(关断时反偏挡 Vin + N·Vout)
• C:470 pF 陶瓷(钳位电压 + 吸能)
• R:22-47 kΩ(放掉 C 储能,典型功耗 0.5-1W)

设计公式 — 钳位平台 $Vclamp$(snubber 电容稳态电压,反射平台之上的过冲)不是独立设计量:它由 R 和每周期漏感能量共同自偏平衡在 $Psnubber=Vclam{p}^2/R$ 处。母页给的损耗-最优拐点在 $Vclamp\approx 1.4\times Vor$(更贴近 $Vor$ 则分母变小、烧得多,更高则 $Vds$ 尖峰高;见 Flyback 拓扑 §6):

由 $Psnubber=Vclam{p}^2/R$ 与上式联立解出自偏点。本设计 $Ipk$ 仅 0.26A、漏感能量极小:取 $R\approx 47$kΩ、$C\approx 470$pF、$Llk\approx 50\mu \text{H}$,钳位自偏到 $Vclamp\approx 230$V(≈1.2 $Vor$),$Psnub\approx 1$W、$Vds$ 峰 $\approx 800+230=1030$V。要把 $Psnub$ 压到 ~0.5W,需 $Llk$ 更小或 R 更大(钳位放松、$Vds$ 峰升到 ~1070V)。R 47k + C 470pF 是 EV 主流 baseline,再细调。

链接:Snubber 设计

RCD 是 EV PEU 的事实标准,但追求效率 / 体积时有 2 个替代值得提一下,各自代价不同:

• Active Clamp Flyback (ACF): 主动钳位 + ZVS 软开关,效率 +5%,但 IC 复杂 + 多 1 颗 MOSFET。USB-PD 起家,EV 部分高端 OBC 在用。
• RC Snubber(无 D):简单但损耗高 1.5×

EV PEU 主流仍是 RCD(性价比平衡)。

输出 12V 经 TL431 + opto coupler 跨隔离障反馈到 primary 控制 IC FB pin。缺点:

• opto LED 老化 → 反馈漂(20% / 10 年是常态)
• opto 增加 BOM + 隔离障穿越 → EMC 风险
• 跨障延迟 → 控制环带宽受限

加辅助绕组 Naux,通过变压器耦合反射 Vout:

primary 控制 IC 直接采样 Vaux(没穿隔离障)→ 算 Vout → 调占空比。

优势:

• 免 opto + TL431 → BOM -3 件 + 寿命 100x
• 控制环带宽 +5x(没 opto 延迟)
• EMC 改善(没穿障信号)

劣势:

• 精度 ±5%(opto + TL431 可达 ±1%)
  • ±5% 从哪来(PSR 三个固有误差源):① 采样时刻 — Vaux 只在退磁段(副边电流仍流)正比 Vout,IC 须在退磁末端固定点采样;进 CCM 退磁段消失、采样窗模糊 → 精度崩,故 PSR 刻意工作在 DCM/BCM(§2.2 取 BCM 的隐含理由);② 整流 Vf 温漂 — 反射的是 Vout+Vf(副边整流),Vf 随结温(~-2mV/℃)与载变,直接进误差(高端用电阻注反向温度系数抵消);③ 负载/线缆压降 — 不同 Iout 下二极管+线缆压降不同、IC 看不到 → Vout 随载漂(load regulation),传统 DCM PSR 就是 ±5% 量级
• 适合负载变化不极端的场景(EV PEU 主驱 / BMS 都行)

主流 PSR IC:真正内置 aux-winding PSR(免 opto)的是 TI UCC28704。onsemi NCP1342、Infineon CoolSET ICE5QR4780BG 虽同为 QR flyback 控制器,却走 optocoupler + TL431 二次侧反馈、并非 PSR,提供不了本节主打的免-opto 反馈(§7 表已归入「opto 反馈」列);要 opto-less 得选真正的 PSR 器件(如 UCC28704)或走 FluxLink。

第三条免-opto 路 — FluxLink(数字隔离反馈):PSR 的 ±5% 在部分 EV 负载下不够。Power Integrations InnoSwitch3-AQ 用 FluxLink 在次级直采 $Vout$、经芯片内磁耦合把误差信号送回初级 —— 既免 opto,又达 ±1%,且不受 PSR 的 DCM 采样窗约束(可进 CCM)。所以 800V EV HV aux 现在多走 FluxLink 而非纯 aux-winding PSR;aux 绕组仍保留,但主要用于初级 VCC 自供电(见 冷启动/自供电深度),不再兼做主反馈。

选 Power Integrations InnoSwitch3-AQ(集成 1700V SiC + FluxLink + SR)作实现器件,六步锁死参数:

• ① 匝比:取 $Vor=192$V → $N=Vor/Vout=16$($Np:Ns=16:1$);占空比随之钉死 $D\approx 0.32$@400V、$0.19$@800V(§2.1)。
• ② 开关应力:$Vds$ 稳态峰 $=Vinmax+Vor=800+192=992$V;RCD 钳位($R\approx 47$kΩ)自偏到 $Vclamp\approx 230$V 后 $Vdspk\approx 800+230=1030$V → 1700V SiC(1200V 降额 960V 不够,1030V $<$ 1700V×0.8 有 ~25% 裕度)。InnoSwitch 集成 1700V SiC,省去分立主管。
• ③ 电感 / 模式:BCM,$fsmin\approx 100$kHz@400V 满载 → $Lp\approx 5$ mH、$Ipk\approx 0.26$A(§2.2)。
• ④ 漏感 / snubber:三明治绕法压 $Llk$ 到 ~1%(约 50 µH);$R=47$kΩ、$C\approx 470$pF,钳位自偏 $Vclamp\approx 230$V → $Psnub\approx 1$W(§3.2)。
• ⑤ 同步整流:次级反压 $VR=12+800/16=62$V → 100V/50 mΩ MOSFET;$Psr\approx RdsIrm{s}^2\approx 0.15$W,较二极管 0.63W 省 ~0.45W(§4)。InnoSwitch 内置 SR driver。
• ⑥ 反馈:FluxLink 次级直采 $Vout$,±1%、免 opto、可进 CCM(§5)。空载 burst mode < 100 mW。

自洽校验:$Pin=\frac{1}{2}LpIp{k}^{2}fs=\frac{1}{2}\times 5\times 10^{-3}\times 0.26^2\times 10^5\approx 16.9$W → $Pout=15$W @ ~89% ✓,与 InnoSwitch3-AQ >90% 目标一致。

worked design 的落点整理成表,新项目可直接照此起步,再按 Vin 区间 / 负载 / 体积微调: