电容 SMT 封装大全:MLCC / 钽 / 铝电解 / 聚合物 / 薄膜全系尺寸与命名对照

封装命名的第一个坑是"码"本身有两套。英制码(如 0805)是把封装的长 x 宽用英寸的百分位表示——08 = 0.08 英寸长、05 = 0.05 英寸宽;公制码(如 2012)是用 0.1 mm 为单位表示同一个封装——20 = 2.0 mm、12 = 1.2 mm。两套指的是同一个物理件,但数字完全不同且会撞车:英制 0603(1.6 x 0.8 mm)和公制 0603(0.6 x 0.3 mm,即英制 0201)是两个差一个数量级的封装,下单时必须说清用哪套码。

业界口语默认用英制码,datasheet 里两套并列。本页所有表都以英制码为主键,公制码作对照列,实际 mm 作权威尺寸。

MLCC 的尺寸阶梯从 01005(0.4 x 0.2 mm,目前量产最小)一路到 2220 乃至更大的功率级 2225/3640。下表覆盖主流贴片全系,长宽为标称中心值(各厂 ±0.1 mm 级公差)。

同一个封装码下,容量和耐压是反向 trade-off:加厚介质提耐压就得减层数,容量随之降。下表给各尺寸在 X7R/X5R 介质下的大致容量-耐压可达范围,供初筛(精确值看具体料号 DC bias 曲线,见 陶瓷电容)。

标准两端 MLCC 的等效串联电感(ESL,寄生电感,影响高频去耦)主要来自电流在长边上的回路。把封装"转 90 度"让宽边做端头——即反几何封装(reverse geometry,如 0306 = 把 0603 的宽边作为焊接端、0508),电流路径变短,ESL 可降到标准件的一半以下。命名上反几何码把长宽数字对调,但仍属英制码体系。

更进一步的低 ESL 方案是堆叠/三端:三端 MLCC(如 X2Y、低 ESL 阵列)把电流从中间穿过、地端两侧引出,或多片堆叠成一个高容量块。这些是几何/端子结构的变化,占板仍沿用上表的英制码尺寸,只是端子数和排布不同。

壳码的数字部分本身就是尺寸编码:7343-31 表示 7.3 mm 长 x 4.3 mm 宽 x 3.1 mm 高(后两位是高度 x 10 $\mu$m)。同一个 7343 平面尺寸,通过改高度衍生出 D(标准)、E(高)、V(低背)、X(高容量)等变体。下表给主流壳码的完整三维尺寸。

同一个 EIA 字母壳,三大钽厂的料号体系完全不同,采购和替代时必须互译。下表把同壳码在 Kemet、AVX(现 KYOCERA AVX)、Vishay 的常见系列名对齐,注意同一系列覆盖多个壳码,这里给的是系列归属而非单一料号。

传统钽用二氧化锰(MnO2)做阴极,ESR 偏高且失效时可能燃烧。聚合物钽把阴极换成导电高分子(PEDOT 等),在完全相同的 EIA 壳码尺寸下,ESR 能从几百毫欧降到几十甚至十几毫欧,且失效模式变为开路而非燃烧。所以聚合物钽不引入新封装,而是同壳码的性能升级——Kemet T52x、AVX TCJ、Vishay T5x 系列即此类,占板尺寸查 3.1 表即可。

下表给主流 V-chip 的罐体直径 x 高度,以及对应的方形基座边长(座板占板尺寸),供画焊盘用。基座尺寸各厂略有差异,这里取常见值。

铝电解的容量与耐压同样反向耦合:加厚氧化铝介质层提耐压会减小有效容量,所以高压 V-chip 在同直径下容量明显低。下表给各直径的常见耐压上限与容量上限的大致关系。

聚合物铝(导电高分子铝固态电容)有两种 SMD 形态。一种是叠层方块:多层铝箔叠成,封成类似钽 D 壳的方块(7.3 x 4.3 等),ESR 极低(个位数毫欧)、纹波承受大,常用于 CPU/POL 输出滤波。另一种是卷绕 V-chip:与铝电解同结构但用高分子阴极,沿用直径 x 高的占位(如 6.3 x 6、8 x 9),寿命远优于湿式铝电解。下表对比两种形态。

薄膜电容做成 SMD 主要是为了无极性、低损耗、高温稳定的小容量应用(如定时、谐振、snubber)。常见两种封装:box 型塑封件沿用 MLCC 的英制码外形(1812、2220 等),两端 J-lead 或金属帽引出;chip 薄膜做成更扁的贴片。介质多为 PPS(耐回流焊)或 PEN/PET。容量普遍在 nF 到低 $\mu$F 级。下表给常见形态。

超级电容(EDLC,双电层电容,容量到法拉级用于备份储能)以引线/圆柱形为主,SMD 形态较少但存在,主要用于 RTC 备份、瞬态功率缓冲等小容量场景。SMD EDLC 多为小圆柱罐或纽扣方块,占位介于 V-chip 与专用封装之间。下表给代表形态,精确尺寸需查具体厂商(如 Murata DMx、AVX SCC)系列。