SMT 表面贴装封装速查参考（按器件类型 + 按封装族两条查找轴 / 跨厂命名对照）

电阻封装的选用主线是额定功率与精度/稳定性需求。绝大多数走 chip（0201–2512，见第 3 节阶梯图），尺寸越大额定功率越高；其中 2512（$6.3\times 3.2$ mm）做低阻值时专用于电流采样——大焊端能过大电流、长宽比利于四线 Kelvin 布局，毫欧级 shunt 几乎都是这个壳。需要抗硫化、低噪声、高精度时用 MELF（圆柱 SMD，命名 MMU/MMA/MMB 对应 0204/0207/0102），金属膜绕在陶瓷柱上、温漂小，代价是易滚动、要专用 footprint。多个等值电阻并排封装成**电阻排（array，如 CAY/4D03）**省地省贴装次数，常见于总线上拉/端接。需要几瓦以上散热的功率电阻则借用功率器件封装如 TO-263（D2PAK）厚膜功率电阻，背面 tab 焊 PCB 铜箔散热。

电容封装由介质类型决定，每种介质有自己的封装体系。① MLCC（多层陶瓷）走 chip 0201–2512（见第 3 节），尺寸越大容值/额定越高。② 钽电容用 EIA 壳码 A/B/C/D，直接对应外形长宽四位数字：A=3216、B=3528、C=6032、D=7343 mm——这是钽电容选型的核心代码，各家命名只是前缀不同（Kemet 用 T491 系列、AVX 用 TAJ 系列），壳码越大容值/额定电压/纹波电流能力越强。③ 铝电解 SMD（V-chip，立式圆柱焊在方形基座上）按"直径×高"标注（如 $6.3\times 5.4$ mm），大容值、低成本，但高度受限。④ 薄膜电容做成 box（方块带引脚）或 chip 形态，低损耗、耐纹波，多用于滤波/缓冲。

电感封装的特殊之处是没有统一 JEDEC 外形，footprint 由各家自定，跨厂替换几乎必改焊盘。选用主线是电流与磁屏蔽需求。大电流 DC-DC 用屏蔽一体成型功率电感（磁粉包住绕组、漏磁低、饱和电流高），但 Coilcraft 的 XAL/XEL、TDK 的 SPM、Würth 的 WE 系列各有自己的封装尺寸代号，选型必须按厂家 footprint 落焊盘。小电流/信号用 chip 电感（0402–1210，绕线式高 Q、叠层式小体积），外形同无源 chip 阶梯。抑制共模噪声用共模扼流（两绕组同芯），封装更接近变压器形态。因为没有通用对照表，本节给的是"按厂家系列名查 datasheet"的指引，而非统一尺寸表。

电感选型的硬约束是：确认饱和电流 $Isat$ 与温升电流 $Irms$ 都满足后，再按厂家系列名锁定 footprint——同样标称 $10\mu H$ 的一体成型电感，不同厂家本体可能从 $3\times 3$ mm 到 $7\times 7$ mm 不等，焊盘不通用。

二极管封装由正向电流与用途分档，其中 DO-214 家族的俗名（SMA/SMB/SMC）是工程界最常用的叫法，必须记牢。小信号/开关二极管用 SOD-123/323/523（两脚、编号越大本体越小）。整流、TVS、肖特基这类要过 1–3 A 的，用 DO-214 家族：SMA = DO-214AC（约 1 A）、SMB = DO-214AA（约 2 A）、SMC = DO-214AB（约 3 A）——注意 SMA/SMB/SMC 是俗名、DO-214xx 是 JEDEC 名，二者并行易混。需要双管（共阴/共阳/串联）的用 SOT-23（三脚装两管）。几安以上的功率二极管则借用功率封装 DPAK / D2PAK，背面 tab 散热。

双极型三极管的封装由集电极功耗分档，从纯小信号到中功率是一条连续阶梯。小信号管用 SOT-23（三脚 gull-wing，最通用）；要更省地用 SOT-323 / SC-70（SOT-23 的缩小版，约 $2.0\times 1.25$ mm）。功耗上到几百 mW 到约 2 W 时，需要散热焊盘 tab，用 SOT-89（带底部铜 tab）或 SOT-223（更大 tab，1 A 级）。达林顿对管、数字晶体管（带偏置电阻）、互补对管也多在这几个封装内，靠引脚数/内部电路区分。这些封装与小信号 MOSFET、LDO 共用（见第 4 节小信号 SMD），区别只在内部芯片。

MOSFET 封装横跨从信号到大功率的最宽谱，选用由导通电流、开关频率、热阻三者共同决定。小信号/负载开关用 SOT-23 / SOT-323（与 BJT 共用外形）。功率 MOSFET 的现代主流是底部金属焊盘式低寄生封装：PQFN（Power QFN，如 $5\times 6$、$3\times 3$ mm，底部大 source/drain 焊盘兼散热） 是 DC-DC 与电源管理首选；Power SO-8（带底部外露 drain 散热焊盘的 SO-8） 在经典 footprint 上加散热盘、向后兼容好布板；DirectFET（翻转芯片 + 金属罩散热，几乎无引线电感） 用于高频同步整流。需要更大电流/更易手工布板时仍用表贴 TO 家族 DPAK / D2PAK。这些功率封装的详细尺寸与跨厂码见第 6、7 节。

IC（模拟、数字、MCU、电源管理芯片）的封装是一条引脚密度 + 散热的连续谱，本页"按封装族"节已完整展开尺寸与跨厂码，这里只做器件视角的一句话索引：引脚少、好手焊用 SOIC（1.27 mm 间距）；省地往 SSOP/TSSOP/MSOP 收窄间距；引脚多的 MCU/SoC 用 QFP（四边出脚）或 QFN（无引线、底部散热盘）；引脚极多或要最低寄生用 BGA/LGA/CSP 面阵列。详细尺寸表与各家后缀码（TI 的 D/PW/DGK/RGE 等）见第 5 节与第 7 节。

前面七类都是表面贴装单管/单芯片；当电流上到几十到上千安培、需要多管并联与隔离基板时，进入功率模块——这是与 SMT 完全不同的封装范式，不焊在 PCB 表面，而是用螺栓端子、press-fit（压接针）或焊针连接，靠底板螺接到散热器。主流模块族包括 Infineon 的 EconoDUAL / HybridPACK / EasyPACK、标准化的 SOT-227（四端螺栓功率封装）、以及 6-pack（三相全桥一体） 等。模块内部是 DBC 陶瓷基板上多颗裸 die 键合，封装关注点从"焊盘几何"转向"杂散电感、绝缘耐压、热循环寿命"。因属另一范式且不限于 SMT，本页不展开，详见专页：功率模块概览 与 先进封装 hub。

无源 chip 的长宽由代号锁定，但厚度（Z 高度）不在代号里，需单独从 datasheet 取。这对低 profile 设计（如卡片、传感器贴片）是硬约束：同一个 0805 MLCC，普通件可能 1.25 mm 厚，超薄件做到 0.5 mm。选型时 footprint 决定 X-Y 焊盘，但外壳净空（keep-out 高度）由 Z 决定，二者要分别核对。电阻一般比同尺寸电容薄（厚膜电阻 0.3–0.55 mm 量级），大容值/高压 MLCC 因叠层多而偏厚。

DFN（Dual Flat No-lead）/ SON（Small Outline No-lead）把引脚换成本体底部的金属焊盘，没有 gull-wing 引线伸出。这带来两个工程收益：一是寄生电感/电阻显著下降，因为电流路径从"芯片→键合线→长引脚→焊盘"缩短为"芯片→短焊盘"，对开关频率高的 DC-DC、栅极回路尤其重要；二是**底部常有外露散热焊盘（EP）**直接连地/连铜，热阻比同体积 gull-wing 低。代价是无引线意味着焊点藏在器件下方，必须靠 X-ray 检验，手工返修困难。命名上尺寸常直接编进去，如 DFN3030（$3.0\times 3.0$ mm）。

这一族都是两侧 gull-wing 出脚，区别在引脚间距与本体高度。SOIC 间距最宽（1.27 mm）、最易手焊、高度约 1.75 mm；SSOP/TSSOP 把间距压到 0.65/0.5 mm 并降低高度（TSSOP "Thin" 约 1.1 mm）；MSOP/VSSOP 是更小的 8–10 脚版本。注意 SOIC 有**窄体（150 mil，约 3.9 mm 宽）与宽体（300 mil，约 7.5 mm 宽）**两种，宽体多用于需要爬电距离的隔离器件。

QFP（Quad Flat Package）四边都出 gull-wing 引脚，常见 LQFP（Low profile，1.4 mm 高）/ TQFP（Thin，1.0 mm 高），间距 0.5/0.4 mm，引脚数从 32 到 200+。QFN（Quad Flat No-lead）是无引线四边版，底部周边是焊盘、中心常有外露散热盘（EP），热阻低、寄生小、占地省，是现代 MCU/电源 IC 主流；间距 0.5/0.4 mm。DFN 是其双边版（见 4.1）。QFN/DFN 的代价同样是焊点不可见、需 X-ray，且回流时易"立碑/偏移"，对钢网与焊膏量敏感。

当引脚多到四边排不下，或要把寄生压到最低时，用面阵列：BGA（Ball Grid Array）在本体底部排锡球，球间距 1.0/0.8/0.5/0.4 mm；LGA（Land Grid Array）是无球的焊盘版（靠回流时焊膏成球或用于压接）；CSP/WLCSP（芯片级封装）则把封装尺寸做到接近裸芯，球间距常 0.4/0.35 mm。球越多/间距越小，散热与互连越好，但对 PCB 的过孔（常需盘中孔/微孔 HDI）、对位精度、X-ray 检验要求陡增，且返修需专用 BGA 返修台。命名常带球数与间距，如 BGA-256 (1.0mm)。

表贴 TO 把传统功率管的引脚弯成 gull-wing、把背面散热 tab 直接焊到 PCB 大铜箔上，靠覆铜散热。三者是同一系列的尺寸阶梯，俗名最易混：TO-252 = DPAK（最小，约 $6.5\times 6.1$ mm 本体），TO-263 = D2PAK（中，约 $10\times 8.5$ mm），TO-268 = D3PAK（最大）。选型时记口诀：DPAK 小、D2PAK 大、D 后面的"2/3"越大封装越大、散热越强；其表贴 tab 焊盘越大、可贴覆铜越多，连续电流额定越高。

当开关频率上升，传统封装的引线电感（数 nH）成为限制，催生了一批底部焊盘式低寄生表贴封装。它们的共同形态是取消 gull-wing 长引线、把漏/源极做成本体底部的大金属焊盘，既缩短电流路径降寄生，又把焊盘兼做散热路径焊到 PCB 铜箔。DirectFET（Infineon/IR）把芯片翻转、漏极直接连到金属罩，几乎无引线电感，适配高频同步整流。PQFN（功率 QFN，如 $5\times 6$ mm 的 Power QFN）把功率 MOSFET 装进 QFN 形态，底部大 source/drain 焊盘兼做散热，是 DC-DC 与电源管理的主流。Power SO-8（带外露散热焊盘的 SO-8，如 TI PowerPAD、onsemi NV）在经典 SO-8 footprint 上加底部散热焊盘，向后兼容、易布板。这些封装的共同卖点是把寄生电感压到 < 1 nH 量级，换取更高 dv/dt、di/dt 下的稳定开关。

下表覆盖最常用的几个 IC 封装。关键是认到"TI 的字母码 = JEDEC 标准外形"这条桥：拿到 TI 料号尾部的 D/PW/DGK，就能反推它在别家叫什么。

SMT 功率封装的对照更要小心，因为俗名（DPAK/D2PAK）与 JEDEC 名（TO-252/TO-263）并行，且 TI 的功率后缀码（KVU/NDW/DDV）不直观。记住"Infineon PG-TO### 直接对应 JEDEC TO-###"是最快的桥。