GaN HEMT 栅驱动专题 — 为什么 GaN 不能照搬 SiC/Si 的栅驱动

GaN 栅极是一个 p-GaN 栅(p-GaN gate,非绝缘的 p-n/肖特基结,非 SiC 那样的 MIS/MOS 绝缘栅),正向最大耐压远低于 SiC 的栅氧。e-mode GaN 阈值约 $Vth\approx 1.4\mathrm{V}$,推荐工作 4.5 ~ 5.5V,而 绝对最大 $Vgs$ 只有 +6V——窄裕度正源于 p-GaN/AlGaN 结在 ~6-7V 以上开始正向导通/退化(且栅本身取小漏电流),而非像绝缘栅那样近零漏电、~25V 高耐压;意味着驱动电压加上版图振铃过冲的总裕度只有约 1V。SiC 用 +20V 驱动、+25V 绝对最大,留了 5V 过冲裕度;GaN 没有这个本钱,所以驱动电源必须 稳压、栅环路必须 极低电感,否则一次过冲尖峰就把器件打死。

SiC 几乎无条件用 -5V 关断(抗 Miller 误开通、提高噪声裕度)。GaN 这里反向了:负压虽然同样抗串扰,但因为 无体二极管、靠沟道反向导通,负压会显著加大死区期间的反向压降(§2),把省下的开关损耗又赔进反导损耗里。所以 GaN 普遍 0V 关断或仅用弱负压,把抗误开通的任务更多交给 Miller 钳位(§3.4)。

GaN 横向结构里没有 p-n 体二极管,反向电流靠 2DEG 沟道自换流导通(第三象限),这既是优点(无反向恢复 $Qrr=0$),也带来死区损耗这个新账(§2)。同时 GaN 没有雪崩能力:SiC 过压进雪崩还能扛一阵子能量,GaN 一旦 $Vds$ 越过额定就是不可逆失效,所以关断 overshoot 钳位和缓冲的责任比 SiC 重得多。

当 $Vgs<Vth$、电流要反向流动(源到漏)时,GaN 漏源角色互换,导通条件变成 栅漏电压 $Vgd=Vgs+Vsd>Vth$。沟道像二极管一样自偏置自换流,$Vsd$ 升高到刚好满足该条件。由 TI SNOAA36 的推导,关断态下:

这就是关键:关断栅压 $Vgs$ 越负,$(Vth-Vgs)$ 越大,反向压降越高。e-mode GaN 即便 0V 关断,$Vsd$ 也常 >2V,明显高于 Si 体二极管的 0.7V;若照 SiC 用 -5V,$Vsd$ 会再抬升约 5V,死区损耗成倍增长。这正是 §1.2 两难的物理根。

一个同步整流半桥/Boost,死区 $td1$(关断到导通前)和 $td2$(导通后到下次关断)里都走第三象限。TI 给出的死区损耗估算:

其中 $fsw$ 开关频率、$tr$ 上升时间、$IL,vl/IL,pk$ 为电感谷值/峰值电流、$Vrev$ 为对应反向压降。$Pdt$ 与 频率、死区、反向压降、电流 全线性相关——GaN 主打高频(1MHz+),$fsw$ 一项就把死区损耗的权重拉得比 Si/SiC 大一个量级,所以"压死区"成为 GaN 栅驱的头等设计目标。

从 GaN 高频死区损耗的量级看(以 §2.2 公式按典型工况估算):死区压到 100ns 量级时,GaN 上的死区损耗往往只占总损耗约 1% 上下。反过来推:同样器件若死区失配多留 100ns、或关断用 -5V 把 $Vrev$ 抬一倍,这块损耗轻松翻几倍。这给出一个直觉标尺——GaN 的死区预算是几十到一百多 ns 量级,且与关断电压强耦合,远比 SiC(死区可放宽到几百 ns 由体二极管兜底)敏感。

因为 Vgs 窗口窄到 ~1V,GaN 驱动电源必须 稳压(LDO 或精密 buck),不能像 SiC 那样松松垮垮给个 18V。同时把 导通栅阻和关断栅阻分开(split Rg / 独立 source-sink 引脚):导通用稍大 Rg 限 di/dt 与过冲(防越 +6V),关断用极小 Rg 快速拉回(降 Miller 误开通风险)。专用 GaN 驱动 IC 普遍把稳压、欠压锁定门限(GaN 的 UVLO 要卡在 ~4V 而非 SiC 的 ~12V)和 split 输出做进片内。

死区是 GaN 反导损耗的主旋钮(§2.2)。固定死区只能按最差工况(最低 dv/dt 转换速率)留余量,在轻载/高 dv/dt 时白白多耗。自适应死区 按实时电感电流算最优死区:

$Csw$ 是开关节点总寄生电容、$Vo$ 输出电压、$IL,AVG$ 当周期采样电流。数字实现(C2000 类 MCU 算 $td$ 后写 ePWM 死区寄存器)或模拟实现(监测 $Vsw$ 过零、延 12 ~ 15ns 再开同步管)都行。注意:不要给 GaN 反并外部二极管——它只会给开关节点添 $Coss$、增开关损耗,正确做法永远是"压死区"。

dv/dt >100V/ns 下,共源电感 $LCS$ 上的 $LCS\cdot di/dt$ 压降直接反噬栅回路,在窄 Vgs 窗口里极易把栅打过 +6V 或拉到误开通。设计动作:Kelvin source 单独引脚、驱动 IC 紧贴器件、栅回路面积最小化、功率回路与栅回路解耦。这部分与 GaN 功率级版图 连成一体,栅驱与版图在 GaN 上不可分家。

既然 GaN 倾向 0V 关断(避免反导损耗),抗 dv/dt 误开通(对管开通时 $Cgd$ 把本管栅压顶过 $Vth$)的任务就主要压在 Miller 钳位 上:在关断态用一个低阻 MOSFET 把栅直接钳到 0V(源),吃掉 Miller 灌入电流。GaN 因 dv/dt 更高、Vgs 窗口更窄,对 Miller 钳位的 响应速度与钳位阻抗 要求比 SiC 更苛刻——这是"用 active Miller clamp 换掉负压"的工程逻辑,机理细节见 Miller 钳位专题。

桥臂高边在 >100V/ns 下,隔离驱动的共模瞬态抗扰度(CMTI)必须 >100kV/µs(SiC 常 50 ~ 100 即可),否则共模位移电流会在隔离势垒上误触发逻辑。选片关注隔离电容 $CIO$ 小、CMTI 高的隔离器。又因 GaN 无雪崩,关断 overshoot 必须靠低电感版图 + 必要时 RC/RCD 缓冲压在额定内,过压即不可逆——这条把 GaN 的保护责任推得比 SiC 更前置。

p-GaN 栅(非绝缘的 p-n/肖特基结),驱动逻辑最接近"低压版 MOSFET":+5 ~ +6V 导通、0V 关断,$Vgs$ 绝对最大 +6V,栅几乎不取稳态电流。所有 §1 ~ §3 的约束以此为基准,是市场主流。

栅注入晶体管(GIT)结构的栅是一个 p-GaN/二极管,导通后 需要持续的稳态栅电流(几 mA ~ 十几 mA)维持沟道。因此驱动不是纯电压源,而是一个 RC 驱动网络(快充电峰值 + 稳态限流支路),关断常用弱负压。专用 EiceDRIVER 把这套 RC 与负压做进片内。把 EPC 的"纯电压 5V"经验直接套到 GIT 上会驱动不当。

常关 cascode = 高压耗尽型 GaN 串一个低压 Si MOSFET。对外暴露的是那个 Si MOSFET 的栅,所以 可以像 12V Si MOSFET 一样驱动,甚至能用现成 Si/SiC 驱动方案——这是三者里唯一"可部分照搬"的。代价是内部 Si 管带来体二极管反向恢复、额外封装电感,把 GaN 的部分高频优势让回去了。