功率模块双面冷却 (DSC) — spacer 夹心 / Rth 减半 / 主驱量产结构

把芯片顶面的铝键合线换成一根金属柱(spacer / post / pillar):柱子底面烧结在芯片顶面,顶面再接到第二块 DBC + 第二块水冷板。于是电流从柱子走、热也从柱子走,芯片顶面有了出口。热流从"全部往下"变成"上下两路并联"。

并联热阻的直接后果是 Rth(j-c) 近乎减半——两条等效热路并联,总热阻约为单路的一半。综述数据:Rth(j-c) 从 0.4 降到 0.2 K·cm²/W。同样损耗下结温显著更低;反过来在同样 Tj 上限下,允许功耗约翻倍(P=ΔTj/Rth),而在传导损耗主导(P∝I²·Ron)下,同尺寸 die 的电流额定可提高约 41%(I∝√P=√2 倍)。

DSC 的剖面从下往上是:下水冷板 → 下 DBC(铜-陶瓷-铜)→ 烧结层 → SiC die → 烧结层 → spacer 柱 → 烧结层 → 上 DBC(铜-陶瓷-铜)→ 上水冷板。芯片"悬"在两块 DBC 中间,靠 spacer 撑出顶面到上 DBC 的高度。

一个容易被忽略的细节:模块里不只有 MOSFET,还有续流二极管(SiC 用体二极管或并联 SBD),die 和二极管厚度往往不同。要让上 DBC 同时压到两者,就得用不同高度的 spacer 补差——这也是 spacer 除了导电导热之外的第三个功能:几何垫高。

单面模块只要芯片底面贴平一块 DBC;DSC 要芯片顶面和底面同时贴平两块 DBC。任何一侧倾斜或 spacer 高度不齐,接合层里就会出现 void(空洞)——空洞处不导热,直接变成局部热点,把 Rth 减半的好处吃掉。所以 spacer 高度公差要压到数十微米级,装配时还要控制压合的平行度。这是 DSC 良率最敏感的环节之一。

不同材料受热膨胀的速率不同,用 CTE(热膨胀系数,ppm/K) 衡量:SiC 约 3、陶瓷约 4-7、铜约 17。温度一变,膨胀快的铜想拉、膨胀慢的 SiC 不动,接合界面就被剪切——这是功率循环疲劳、最终开裂失效的根因。

单面模块芯片只有底面被约束,DSC 芯片上下都被刚性 DBC 夹住,应力状态从"单面剪切"变成"双向夹持",更复杂也更需要主动管理。量产的三个对策:

• spacer 选缓冲材料:用 CuMo(铜钼)或 AlSiC 替代纯铜,牺牲一点导热换取与 SiC 接近的 CTE,降低界面剪切。
• 基板从 DBC 升级到 AMB:AMB(活性金属钎焊)用 Si3N4 陶瓷替代 Al2O3。相比 Al2O3,Si3N4 热导率约 4 倍、热冲击可靠性约 50 倍、CTE 约 1/3、抗弯强度约 2.2 倍——既散热好又抗翘曲抗开裂,几乎是 DSC 高温高应力工况的标配。
• 接合层薄 + 低温接合:烧结层很薄且弹性模量与失配应变的乘积小,产生的应力天然比厚焊层低。

DSC 是逐层叠接:先在下 DBC 上接 die,再在 die 顶接 spacer,再把 spacer 接上 DBC。如果用普通锡焊,后一道回流的高温会把前一道焊点重新熔化,叠层就散了。所以接合料必须熔点高于工作温度、也高于后续工序温度、且一次成型后不重熔——这正是银烧结(sintering)/ 扩散焊的特性:纳米银膏在 200-300 摄氏度低温烧结成型,成型后的银层熔点接近纯银(约 961 摄氏度),后道再热也不熔。

高铅 die-attach 焊料(如 Pb95Sn5)目前仍受 RoHS(2011/65/EU)Annex III 豁免 7(a)(≥85% Pb)保护、并未被禁;推向**纳米银烧结(属低温接合 LTJT)**的真正驱动是工艺(高重熔点可逐层叠接)与可靠性(功率循环更优),而非合规——它在汽车级可靠性上还优于含铅方案,等于"性能 + 工艺兼容"双重驱动,成为 DSC 主流接合工艺。

DSC 不是新概念。Denso 从 2004 年起布局双面冷却专利,确立了 spacer + 直接引线接合的早期架构。Hitachi(现 Hitachi Astemo) 是主驱量产的代表:2013 年商业化第三代双面直接水冷逆变器(取消导热硅脂、双侧直接接水道),2019 年推出 800V 第四代,功率模块再缩小约 15%,整机功率密度达 94 kVA/L(约为常规产品 2.7 倍);其双面直冷相比公司既有产品散热提升约 35%、逆变器体积缩小约 40%。早期主力器件是 IGBT,近年学界与产业把 SiC + DSC 叠起来——MDPI 2025 的无键合线 SiC 半桥样件即是代表,纳米银烧结 die-attach、可调铜柱长度,仿真寄生电感低至 4.7 nH,相比单面版结温降约 30 摄氏度。

收益侧:Rth(j-c) 减半(允许功耗约翻倍)、同 die 电流约 +41%(P∝I²)、峰值 Tj 降 15-35%、寄生电感 L 大幅下降、整机体积/重量显著缩小、功率密度近 3 倍。代价侧:多一块 DBC + 一套水冷板的物料、spacer + 双面烧结的工艺复杂度、微米级平面度要求、双向夹持的应力管理、灌封后内部不可返修、以及由良率和工序带来的单价上升。

一句话抓住:当功率密度被热瓶颈卡死、且封装空间紧张(典型就是 EV 主驱),用工艺成本换体积与电流——选 DSC;反之功率裕度充足、成本敏感、需要可返修的场景,单面 + pin-fin 直冷通常已经够用(pin-fin 直冷的省 TIM 杠杆见 Power Module 热设计)。

两个值得记住的协同关系:其一,SiC 与 DSC 是叠加杠杆——SiC 给高频高温能力,DSC 给低 Rth,两者一起把功率密度推上新台阶,这也是为什么 800V SiC 主驱几乎都走 DSC。其二,降 L 会回馈给驱动:DSC 取消键合线缩短功率回路,寄生电感 L 下降,关断电压过冲变小,于是栅极驱动可以关得更快、开关损耗进一步降低,形成"低 L → 快关 → 低损耗 → 低热"的正循环(回路电感与 busbar 的关系见 Busbar 设计)。