机械应力

功率级L1别名 busbar design · HV 铜排 · laminated busbar · 寄生电感 busbar · stray inductance · 更新 2026-07-10

本质与导读

本质 EV 主驱 HV busbar 的核心约束是把寄生电感 $L s t r a y$ 压到 30 nH 以下——否则 SiC 5000 A/μs 关断会在 100 nH 上叠出 +500V 反向尖峰,把 800V bus 顶到 1300V,冲破 1200V SiC 的绝对额定(且远超 80% 降额线 960V)。靠 laminated busbar(HV+/HV- 铜板隔一层薄绝缘膜紧贴、用平行板 $L = μ_{0} d l / w$ 把环路面积压到极小)把 $L s t r a y$ 减 5-10×,这是全页所有设计取舍的支点。与 SiC 离散 MOSFET PCB layout 同守「压住寄生 L → 压住 Vds 过冲」这一条,只是尺度从板级走线换到 kA 级铜排。

主线坐标:第 4 站 · DC-link 母线 · ↑ 全景主线

1. 寄生电感为啥关键

EV 主驱关断 SiC 瞬间,busbar 寄生 Lstray 直接决定反向击穿电压。下图把"分离 vs 叠层 busbar"的 Lstray 差异 + 设计 6 件套一次画清:

HV Busbar — 寄生 L / 共模 / 应力

2. 反向击穿物理

SiC 关断时主电流 $I sc$ 在 busbar Lstray 上产生:

V d s, p e ak = V d c + L s t r a y \cdot \frac{d i}{d t}

EV 800V 主驱 SiC 关断时(器件按 800V bus 主流选型 = 1200V SiC,与 SiC 离散 MOSFET PCB layout §6 同口径,不是 1700V):

$I sc$ = 500-1000A peak
$d i / d t$ = 5000 A/μs = 5 A/ns(关断瞬间约 250A 电流摆幅 / 50ns;换算即 250/0.05 = 5000 A/μs)
$V d c$ = 800V
$L s t r a y$ = 100 nH (分离 busbar) vs 10 nH (叠层 busbar)

代入(5000 A/μs $= 5 \times 1 0^{9}$ A/s):

分离: $V d s = 800 + 100 nH \times 5 \times 1 0^{9} = 800 + 500 =$ 1300V → 冲破 1200V 绝对额定 → 器件击穿(远超 80% 降额线 960V)
叠层: $V d s = 800 + 10 nH \times 5 \times 1 0^{9} = 800 + 50 =$ 850V → 850 < 960V(80% 降额线)→ 到降额线余量 110V ✓

80% 降额线 = 0.8 × 1200 = 960V(SiC 长期可靠性推荐,SEB 失效率在 >80% 额定处陡升,同 batch #7 口径)。叠层 busbar 让 Lstray 减 5-10×(100nH → 10-20nH),把过冲从「击穿」拉回「余量充足」——这是 SiC 800V 量产可行性的分水岭。

3. 叠层 busbar 物理 — 为啥 L 减

叠层铜排是宽而薄的平行板(width $w ≫$ 间距 $d$ ),不是两根圆导线,所以正确的估算模型是平行板回路电感而非两线 $ln (d / r)$ 公式(后者在 $d < r$ 时 $ln$ 变负、直接失效)。宽板载等大反向电流,外部回路电感每单位长度 $μ_{0} d / w$ ,故:

L \approx μ_{0} \cdot \frac{d}{w} \cdot l

其中 $d$ = HV+ 与 HV- 两板间距(= 绝缘膜厚度), $w$ = 板宽, $l$ = 走线长度。这个式子直接给出 L 正比于 $d$ ——间距每减 1 个数量级,L 理论上也减 1 个数量级,这才是「叠层减 L」的物理来源(圆导线的 $ln (d / r)$ 是对数依赖,给不出这个线性收益)。

代入叠层 baseline( $d$ = 0.25 mm 绝缘膜, $w$ = 80 mm, $l$ = 300 mm 一段):

L \approx μ_{0} \cdot \frac{0.25}{80} \cdot 0.3 m = 1.257 \times 1 0^{- 6} \times 3.125 \times 1 0^{- 3} \times 0.3 \approx 1.2 nH

分离 busbar:两板间距 $d$ = 50-200 mm(且 $d > w$ ,退化为大环路)→ 环路面积大 → L = 50-100 nH
叠层 busbar: $d$ = 0.1-0.5 mm(绝缘膜厚)→ 理想平行板段仅 ~1-2 nH

实际 ≠ 理想:平行板公式只算「完全交叠段」。真实铜排的残余 L 主要落在未叠层的端子 breakout、模块螺柱、DC-link cap 接点——这些非交叠段贡献主导,把实测拉到 10-20 nH(文献:75kW 800VDC 逆变器单器件 ~18 nH,小/大回路 2.5/10 nH)。所以叠层把 L 从 100 nH 减到 10-20 nH ≈ 5-10× 实际收益,而非理论的 50-100×——差距就是 breakout。这也是「集成 busbar」(SAE 2021-01-0777)极力缩短 breakout 的原因。

关键:两板必须紧贴 + 载反向电流(磁通互相抵消),且端子 breakout 越短越好(见 §11 坑 7)。

4. Cu 厚度 + 电流密度

母排持续电流由电流密度 J定,不由「厚度」单独定——同一 J 下,截面(厚 × 宽)才是变量。IEC 61439-1 与工程惯例:铜母排持续 J = 1.5-2.5 A/mm²(封闭壳内 / 静止空气,温升 ≤ 65K);加强散热(强制风 / 贴液冷板)可上探 3-4 A/mm²。下表按 J ≈ 3 A/mm²(良好散热的母排)给「每 mm 板宽」可载电流:

Cu 厚度	持续电流 / mm 板宽(母排,J≈3 A/mm²)	应用
1 mm	~3 A/mm	小功率 ECU 母排
2 mm	~6 A/mm	中功率主驱 (150kW)
3 mm	~9 A/mm	大功率主驱 (300kW)
4-5 mm	~12-15 A/mm	商用车 / 充电桩

(0.5mm / 14oz 是 PCB 重铜——板基材当散热,属 IPC-2221 走线 regime、~10-20 A/mm²,不是独立母排,别拿来跟母排 J 对齐。)

worked:EV 800V × 300kW, $I = 300 kW /800 V \approx 375$ A RMS。取保守 J = 1.5 A/mm² → 需截面 ~250 mm² → 80mm × 3mm(240 mm²,J = 1.25-1.56 A/mm²)。注意这块 240 mm² 母排按表可载 ~9×80 = 720A(J=3),却只跑 375A——母排通常不是热限,而是被 L(要宽薄压环路)/ 短路电流耐受 / 机械振动一起定尺寸,热只是下界。

温升要用对公式:持续(稳态)温升是散热平衡 $I^{2} R = h \cdot A_{surf} \cdot Δ T$ (对流+辐射带走 $I^{2} R$ ),不是绝热式 $Δ T = I^{2} R t / (m c p)$ ——后者只在短时脉冲(短路 / 1000A 冲击,来不及散热)才成立。代入 baseline:300A、 $R$ ≈ 0.09 mΩ/m(240 mm² Cu,~90℃),损耗 $I^{2} R$ ≈ 8 W/m; $h$ ≈ 10-15 W/m²·K、双面 $A_{surf}$ ≈ 0.16 m²/m → $Δ T$ ≈ 5-15℃,远低于 65K 限。印证「热非主约束」。

5. 绝缘膜选型

叠层 busbar 关键是HV+ 与 HV- 之间的绝缘膜,它同时定两件事:绝缘耐压(HV 安全)+ 板间距 $d$ (而 $d$ 直接定 §3 的 $L$ )。选型表(击穿场为薄膜值,注意随厚度显著下降):

材料	介电常数	薄膜击穿场 (kV/mm)	耐温上限	厚度典型
Polyimide (PI / Kapton)	3.4	300@25μm → 150@125μm	200℃	0.1-0.3 mm
PET(流延 / cast)	3.2	150	105℃	0.2-0.5 mm
FR-4	4.5	20-30	130℃	1-2 mm (PCB 用)
Aramid (Nomex)	2.7	10-40	220℃	0.05-0.3 mm
PET 双向拉伸(Mylar / BoPET)	3.2	250@25μm	100℃	0.05-0.25 mm

厚度陷阱:击穿场是薄膜参数,DuPont Kapton HN 实测从 303 kV/mm(25μm)一路降到 154 kV/mm(125μm)——别拿 25μm 的 300 kV/mm 去算 0.5mm 膜。但即便按保守 50 kV/mm,0.25mm PI 也耐 ~12 kV,对 800V 工作电压有 15× 裕量,足够。

EV 主驱主流:Polyimide 0.15-0.25mm — 耐压 ≥ 5 kV(远超需求)、Tj 200℃(覆盖 SiC 模块壳温)。绝缘按安规带 2× margin:800V 工作 → 3 kV 型式试验(hi-pot),0.25mm PI 轻松通过。

关键 trade-off(耦合 §3):膜越薄 → $d$ 越小 → $L = μ_{0} d l / w$ 越低,但耐压裕量与局放(PD)门槛随之下降(见 §13 corner)。主流 0.15-0.25mm 是「低 L / 够耐压」的平衡点,不是越薄越好。(注:层间短路电动力由板宽 $w$ 和电流定, $F / l = μ_{0} I^{2} / (2 w)$ 与间距 $d$ 无关,不进入这个厚度权衡,见 §13.2。)

6. 趋肤 + 邻近效应(高频)

母排的 AC 电流分布由两个高频效应叠加决定:趋肤效应(单导体自感生场把电流推向表面)+ 邻近效应(相邻反向导体的场把电流推向相对的内侧面)。二者共同决定「厚铜到底利用了多少」和高频 $R a c$ ——但要先分清哪一段电流受影响:基波电机电流(< 1 kHz)用满截面、主导 RMS 发热(所以 §4 的热尺寸按满截面算);只有开关纹波谐波(10 kHz-10 MHz)才被挤到表面。

6.1 趋肤深度(skin effect)

SiC 主驱开关频率 10-20 kHz,但纹波 harmonic 谱到 1-10 MHz。趋肤深度:

δ = \frac{2}{ω μ σ} = \frac{1}{π f μ σ}

Cu( $σ \approx 5.96 \times 1 0^{7}$ S/m)在不同频率:

50 Hz:9.2 mm
10 kHz:0.65 mm
100 kHz:0.21 mm
1 MHz:0.067 mm
10 MHz:0.021 mm

实操:100 kHz 时纹波电流主要走 Cu 表面 0.2mm 厚,Cu 厚 4-5mm 对这段纹波中间几乎不导电。但注意在开关频率 10-20 kHz 处 $δ$ ≈ 0.5-0.65mm 已 < 3mm/2,故 3mm 板对开关纹波本身也有一定趋肤——只是基波(满截面)才是热的主项。

6.2 邻近效应(proximity effect)

叠层 busbar 的 HV+ / HV- 载等大反向电流且紧贴,两板间的磁场把 AC 电流进一步挤向相对的内侧面(不是均匀分布在两面)。这对设计是一好一坏:

好(对 L):高频电流集中到两板内侧、彼此更近 → 磁通抵消更彻底 → 等效 $L$ 比纯几何平行板还低。这正是叠层「越紧贴越好」的第二层原因(第一层是环路面积,§3)。
坏(对 $R a c$ ):有效导流层被压到内侧 ~1 个趋肤深度,截面缩水 → 高频 $R a c / R d c$ 上升,纹波损耗集中在内表面薄层。

对策:

Cu 厚度 2-3mm 已够(母排热由基波满截面定,加厚对高频纹波无益);
追求低纹波损耗的场景用多层薄 Cu 交替叠(HV+/HV- 多对交替)→ 每对都有内侧导流面,总内表面积增大、 $R a c$ 下降,同时 L 更低;
别为「趋肤」盲目加厚单层铜——中间铜对纹波不导电,只增重与成本。

7. 共模设计

busbar 既走差模主电流,也是共模噪声主要 path:

7.1 对称设计

HV+ 与 HV- 走线完全对称(长度 / 阻抗 / 焊点),否则共模电流不平衡 → EMC fail。

7.2 远离 EMC 敏感线

busbar 上的高 dv/dt 共模电流通过容性耦合串入附近信号线 — 距离与屏蔽决定耦合强度,跨距 + 屏蔽不能省:

信号线(resolver / CAN / SPI)距 busbar ≥ 50mm
共用 chassis 不可

7.3 Y cap 共模旁置

DC link 与 chassis 之间加 Y1 cap (22 nF) → 共模电流回 chassis,不走信号 GND。

链接:EMC filter 深度 §3

8. 机械应力

EV busbar 必抗:

振动 50G / 5-2000 Hz
温度循环 -40 → +125℃ (Cu 线膨胀 0.017 mm/m/℃)
HV 接触器闭/断瞬间机械应力
碰撞 25G 撞击

对策:

mounting bracket + 螺栓 M6+(8 N·m 扭矩)
flexible joint(铜片 / 编织铜带)吸收热膨胀
绝缘膜 多层避免单层击穿
灌封 epoxy 在敏感节点

9. 主流 busbar 厂商 (2026)

到 2026 EV busbar 供应链分两层:功率模块 Tier-1 集成 DC busbar sub-assembly(如 Bosch PM6.2 / CSL,DC 母排用螺接 tab 或量产焊接直连 DC-link cap / 模块)+ 专业叠层 busbar 供应商(Methode / Mersen / Rogers 等)定制化。下表为 WebSearch 核实的主流玩家(2023-2024 公开动态):

厂商	主要产品 / 份额	典型应用
Methode Electronics (美)	叠层 busbar,~14% 全球份额,>1000A	800V EV 电池 / 主驱
Mersen (法)	叠层 busbar,2023 推 >1500V 快充母排	EV 主驱 / DC 快充桩
Rogers Corp (美)	叠层 busbar,~12% 份额,耐温 >200℃	新能源 / 功率变换
Amphenol (美)	叠层 busbar / 电池母排	汽车 / 工业
Zhuzhou CRRC 时代电气 (中)	叠层 busbar(轨交起家,延伸车规)	轨交牵引 / EV
Eaton (美)	大功率工业 / 配电 busbar	充电桩 / 储能
Bosch(集成)	PM6.2 / CSL 模块自带 DC busbar	Bosch SiC 逆变器

EV 主驱 Tier-1 多与专业供应商 co-design(在 Cu 厚 / 绝缘膜 / breakout 几何上定制),或直接采模块商的集成 sub-assembly。(注:Schunk / 东睦 / 宁波诚源等旧稿列名未在 2026 laminated-busbar 主流供应商清单中核到,已剔除。)

10. EV 800V 主驱 busbar 实战参数

把前面所有 spec 汇总到一张 baseline,新 EV 主驱项目可以直接 copy 这表起步,再按整车电压 / 功率 / 振动等级微调:

参数	典型值
主回路电压	800V
持续电流	300-400A RMS
峰值电流	1000A short-time
Cu 厚度 (HV+/HV-)	3 mm(80mm 宽,J ≈ 1.25-1.56 A/mm²)
Cu 材质	无氧铜 OFHC(C10100 / C10200)
绝缘膜	Polyimide 0.15-0.25mm
整板尺寸	600 × 200mm
Lstray 目标	< 30 nH
Lstray 实测	10-20 nH
工作温度	-40 → +125℃(引擎舱 grade,同 §8)
振动等级	50G
Y cap 共模	22 nF × 4 个,Y1 安规
装配扭矩	M6 8 N·m
寿命	100,000 hours

11. 7 个工程陷阱

busbar 设计失败的典型坑集中在 Lstray / 电流密度 / 绝缘 / 机械应力 / 共模。下表 7 条,后两条(6/7)是「叠层做了但没减到 L」的隐形坑:

#	陷阱	真实后果	预防
1	分离 busbar 跑 800V SiC	Lstray 100nH → Vds 1300V > 1200V 绝对额定 → 击穿	必叠层,Lstray < 30 nH
2	电流密度过高(1mm×20mm 跑 300A = 15 A/mm²)	温升冲破 65K → 绝缘老化 / 焊点疲劳	J ≤ 2-3 A/mm²,靠加宽降 J(顺带降 L)非仅加厚
3	绝缘用 PET(105℃)贴 SiC 模块	模块壳温 → PET 软化 / 击穿场跌	Polyimide(200℃)覆盖模块壳温
4	没 flexible joint	-40/+125 循环 CTE 失配(Cu 0.017 mm/m/℃)→ 开焊	编织铜带 / flex 连接吸热膨胀
5	信号线靠 busbar	高 dv/dt 共模容性耦合 → EMC fail	距离 ≥ 50mm + 屏蔽 + HV+/HV- 对称
6	绝缘膜为「HV 裕量」盲目选厚(如 1mm)	$d$ 大 → $L = μ_{0} d l / w$ 抬高,叠层收益打对折	0.15-0.25mm 已够耐压(§5)且低 L
7	端子 breakout / 模块螺柱走线太长	交叠段仅 ~1nH,长 breakout 贡献主导 → 实测 L 不降	缩短 breakout(集成 busbar,SAE 2021-01-0777)

12. 端到端 Worked Design — 800V 300kW 主驱叠层 busbar

前面 11 节把每条准则拆开,这一节把它们钉在一个真项目上收口:800V 系统 / 300 kW / 1200V SiC 半桥,功率模块取 Bosch PM6.2 / CSL 级(1200V SiC,单机构覆盖 200-800A RMS,75-250 kW,DC 母排以螺接 tab 或量产焊接直连 DC-link cap),叠层 busbar 参考 SAE 2021-01-0777 的「集成 busbar」思路。所有值可核。

12.1 电流与铜截面

$I = 300 kW /800 V \approx 375$ A RMS(持续),峰值 1000A 短时。取 3mm × 80mm = 240 mm² → $J = 375/240 = 1.56$ A/mm²,落在 IEC 61439-1 的 1.5-2.5 A/mm² 内(§4),稳态温升 ≈ 5-15℃ —— 铜是被 L / 短路 / 机械定尺寸,不是热。

12.2 绝缘与板间距

PI 0.25mm → 即便按保守 50 kV/mm,耐压 ~12 kV,对 3 kV hi-pot 型式试验有 4× 裕量、对 800V 工作 15× 裕量(§5)。 $d$ = 0.25mm 同时定下 §12.3 的平行板 L。

12.3 Lstray 落值(交叠 + breakout)

交叠段用平行板公式(§3): $L_{overlap} = μ_{0} \cdot \frac{0.25}{80} \cdot 0.3 m \approx 1.2$ nH。真实值由端子 breakout / 模块螺柱 / cap 接点主导 → 设计目标 15 nH(< 30 nH),缩短 breakout(集成 busbar)是把它继续往 10 nH 压的杠杆。

12.4 过冲校核(核心退出条件)

$V d s, p k = V d c + L s t r a y \cdot d i / d t$ , $d i / d t$ = 5000 A/μs:

Lstray	过冲(5000 A/μs)	Vds,pk(800V bus)	判定(1200V 器件,降额线 960V)
10 nH(好叠层)	50 V	850 V	✓ 余量足
15 nH(本设计)	75 V	875 V	✓ 到降额线余 85V
30 nH(上限)	150 V	950 V	⚠ 逼近 960V
100 nH(分离)	500 V	1300 V	✗ 破 1200V 绝对额定

本设计 15 nH → 875V < 960V,寄生 L 是「安全」与「击穿」间的唯一变量,与 SiC 离散 MOSFET PCB layout §6.4 的板级结论同构(那里是 trace 几何,这里是铜排几何)。

12.5 机械与短路电动力

装配 M6 螺栓 8 N·m + flexible joint 吸 -40/+125 热膨胀 + 50G 振动。注意:层间电动力按平行板 $F / l = μ_{0} I^{2} / (2 w)$ ( $w$ = 80mm),1000A 时 ≈ 7.9 N/m,短路(kA 级)按 $I^{2}$ 放大、5 kA 时 ≈ 196 N/m(§13.2,力由板宽 $w$ 定、与间距 $d$ 无关)→ 层间须灌封 / 夹持。

12.6 收口 checklist

把三级落值的可核验退出条件列全,任一项不过则整板返工:

Copper:3mm × 80mm, $J$ = 1.56 A/mm² < 2.5 ✓;稳态 ΔT < 15℃ ✓
绝缘:PI 0.25mm,hi-pot 3 kV 通过、耐温 200℃ 覆盖模块壳温 ✓
Lstray:设计 15 nH ≤ 30 nH,breakout 短 ✓
过冲:Vds,pk 875V < 960V 降额线 ✓
机械:M6 8 N·m + flex joint + 层间夹持抗短路电动力 ✓

13. Corner Cases — 3 个边界失效

主体准则默认对称换流 / 稳态 / 海平面 / BOL。真实失效常落在这些边界外,列 3 个易漏的角:

13.1 非对称换流 —— 互感抵消只是 best-case

§3 / §12.3 的「平行板 L 与 5-10× 减法」成立前提是 HV+ / HV- 载等大反向电流。但二极管反向恢复瞬间、或半桥单管换流时,两板电流不再等大反向 → 磁通抵消只是部分,等效 L 高于对称估算,真实过冲超双层预估。设计余量按非对称最坏留,别拿对称理想当准(与 SiC PCB layout §7.2 同一坑,尺度不同)。

13.2 短路电动力 —— 由板宽而非间隙定,不与低 L 冲突

叠层是宽薄平行板( $w ≫ d$ ),层间力用平行板 / 磁压强模型 $F / l = μ_{0} I^{2} / (2 w)$ ——只与板宽 $w$ 和电流有关,与间距 $d$ 无关(圆导线的 $μ_{0} I^{2} / (2 π d)$ 前提是间距 ≫ 导体半径,不适用叠层宽板,与 §3 用平行板 $L$ 而非两线 $ln$ 同一道理)。短路(保护跳闸前几 μs-ms)电流可达 5-10 kA, $w$ = 80mm 时 5 kA → $F / l \approx μ_{0} (5000)^{2} / (2 \times 0.08 m) \approx 196$ N/m ≈ 0.02 tonf/m。所以压 L 用的窄间隙并不放大短路电动力(力由 $w$ 定)→ 这一量级的力叠层间灌封 / 夹持即可承受,再靠 SiC SCSOA 2-4μs 内快速跳闸限制冲量。

13.3 高海拔局放(PD)+ 绝缘老化(EOL)

叠层芯部是固体绝缘,但裸露的端子 / breakout 边缘在高海拔(空气稀薄 → Paschen 击穿电压降)会电晕 / 局放;PI 在热循环 + PD 下老化,击穿场随寿命下降(EOL < BOL)。hi-pot 与边缘间隙要按目标海拔(如 3000-4000m)+ EOL 设计,不是海平面 BOL:端子倒圆角、breakout 灌封、层压无气隙(避免 void 内局放)。

缩写表

缩写	全称
BoPET	Biaxially-oriented PET(双向拉伸聚酯 / Mylar)
BOL / EOL	Begin / End of Life(寿命初 / 末)
CRRC	China Railway Rolling Stock(中国中车,株洲时代电气)
CSL / PM6.2	Bosch Compact Silicon Carbide Line / 800V SiC 模块家族
CTE	Coefficient of Thermal Expansion(热膨胀系数)
DC-link	direct current link(母线电容)
EMC / EMI	Electromagnetic Compatibility / Interference
hi-pot	high-potential(介电耐压 / 型式试验)
HV	High Voltage(高压)
IEC	International Electrotechnical Commission
Lstray	busbar 寄生(杂散)电感
OFHC	Oxygen-Free High-Conductivity Cu(无氧铜,C10100/C10200)
PD	Partial Discharge(局部放电 / 局放)
PET / PI	Polyethylene Terephthalate / Polyimide(绝缘膜)
Rac / Rdc	AC / DC 电阻
RMS	Root Mean Square(有效值)
SAE	Society of Automotive Engineers
SCSOA	Short-Circuit Safe Operating Area
SEB	Single-Event Burnout(单粒子烧毁)
SiC	Silicon Carbide(碳化硅)
Y cap	Y 电容(对 chassis 安规共模旁路)

Engineering Objects

worked_800v_300kw_busbar(800V 300kW 主驱叠层 busbar 三级落值,钉 Bosch PM6.2/CSL 级 + SAE 2021-01-0777)
formula_parallel_plate_L(平行板叠层 busbar 电感 $L = μ_{0} d l / w$ ,替代误用的两线 $ln (d / r)$ )
table_current_density_iec(母排持续 J 1.5-2.5 A/mm²,IEC 61439-1,替代 17-27 A/mm² 旧值)
table_insulation_film(PI / PET / Nomex / BoPET 选型 + 击穿场随厚度下降的厚度陷阱)
skin_proximity_hf(趋肤 + 邻近双效应:邻近利 L 害 Rac,厚铜对纹波无益)
vendor_laminated_busbar(Methode ~14% / Mersen / Rogers ~12% / Amphenol / 株洲中车 / Bosch 集成)
corner_3_busbar_boundary(非对称换流 / 短路电动力 F=μ0·I²/(2w) 由板宽定 / 高海拔 PD-EOL 三边界)
gotcha_7_busbar(分离 / J 过高 / PET 耐温 / 无 flex joint / 信号线近 / 膜过厚 / breakout 长)

核心要点

HV busbar 寄生 Lstray < 30 nH 是 EV 800V SiC 主驱的硬约束;分离 busbar(~100nH)会把 800V 顶到 1300V,冲破 1200V 器件绝对额定(80% 降额线 960V,与 batch #7 同口径)。
叠层 busbar 是宽薄平行板,正确模型是 $L = μ_{0} d l / w$ (L 正比于间距 $d$ ),不是两线 $ln (d / r)$ ;间距减 → L 线性减,这才是叠层减 L 的物理来源。
叠层减 L 实际 5-10×(100nH → 10-20nH),而非理论 50-100×——差距是未叠层的端子 breakout,故集成 busbar 极力缩短 breakout(SAE 2021-01-0777)。
电流密度定尺寸:母排持续 J = 1.5-2.5 A/mm²(IEC 61439-1);baseline 3mm×80mm 跑 375A = 1.56 A/mm²,稳态温升 < 15℃ → 热非主约束,L / 短路 / 机械才是。
绝缘膜厚度陷阱:击穿场是薄膜值(Kapton HN 303@25μm → 154@125μm),别拿薄膜值算厚膜;主流 PI 0.15-0.25mm 是「低 L / 够耐压 / 抗电动力」平衡点。
趋肤 + 邻近双效应:基波满截面(主导发热),纹波挤到内侧 ~1 趋肤深度;邻近效应利 L(更近更抵消)害 Rac,厚单层铜对纹波无益。
共模三件套:对称 busbar + 信号线 ≥ 50mm + Y cap 旁置;机械:50G 振动 + -40/+125 循环 → M6 8N·m + flexible joint + 灌封。
主流厂(核实):Methode(~14%)/ Mersen / Rogers(~12%)/ Amphenol / 株洲中车 / Bosch 集成(PM6.2/CSL);旧稿 Schunk / 东睦 / Bosch SIC400 未核到已剔。
worked design:800V 300kW,3mm×80mm Cu + PI 0.25mm + Lstray 15nH → Vds,pk 875V < 960V ✓。
3 corner:非对称换流令互感抵消打折 / 短路电动力 F=μ0·I²/(2w)(由板宽定、与间距 d 无关,5kA ~196 N/m ≈ 0.02 tonf/m)/ 高海拔 PD + 绝缘 EOL。

Cross-references

← 索引
DC link capacitor selection — busbar 连接对象
SiC 离散 MOSFET PCB layout — 同守「压寄生 L → 压 Vds 过冲」,板级走线尺度(本页是 kA 级铜排尺度)
Power Module 全栈 hub
EMC filter 深度 — Y cap 共模
Driver Soft Turn-Off — 反向击穿余量
功率模块热设计
EV traction inverter 全栈

来源:SAE 2021-01-0777 "Integrated Busbar Design for Stray Inductance and Volume Reduction in a High-Power SiC Traction Inverter" / Bosch PM6.2 SiC 功率模块 / DuPont Kapton HN 数据表(dielectric strength vs thickness)/ IEC 61439-1(母排温升)/ NASA/OSTI "Design of Low Inductance Busbar for 500 kVA Three-Level ANPC" —— §1-§11 为设计原理综合,§12 worked design + §13 corner 为本 wiki 工程化扩展。