并联多 die/多模块的驱动侧设计深度 — 驱动架构 / 主动均流 / 故障协调

并联失败的根因(快开关把 ns 级栅延迟 / nH 级寄生 / mΩ 级失配放大成不均)和被动对策(器件 bin 匹配、对称布局、Rgcom+Rgi 栅极网络、源极镇流电阻)已在 SiC MOSFET 并联、SiC 并联 + SC 时序 讲透。本页不重复这些,只管上一层:驱动侧怎么编排 N 个 die/模块——

• 用一个驱动扇出还是每 die 一个驱动(§2)
• 被动压不住时能不能主动均流(§3)
• 多模块怎么时序分发 + 故障同步(§4)

N 个并联开关,驱动侧有两种根本架构,取舍在保护粒度 vs 成本/复杂度:

• 单驱动扇出 — 一个驱动通道,经共同 Rgcom + 每 die Rgi 带 N die(见 并联页 §1.5)
  • 优:简单、便宜、同一 PWM 沿天然同步(无通道 skew)
  • 缺:保护聚合(一个 DESAT 看整体电流,难定位坏 die)、无法 per-die 干预(不能主动均流)、单驱动失效全军覆没
  • 适合:模块内多 die——已同 wafer bin 匹配 + 强热耦合,均流本就好(±5%),不需 per-die 干预
• 每 die/模块独立驱动 — N 个独立通道,各自 PWM + 保护
  • 优:per-die 保护诊断(每 die 独立 DESAT / 电流感测)、可主动均流(§3)、单驱动失效隔离
  • 缺:贵、复杂、通道间 skew 必须严匹配——传播延迟失配把动态均流毁掉(见 SC 时序页 §2.4),PWM 分发要等延迟对齐
  • 适合:多模块并联——模块间参数/热离散大(±15-20%),需独立保护 + 均流

决策:模块内多 die → 单驱动扇出够;PCB 级 / 多模块 → 倾向每模块独立驱动(保护隔离 + 主动均流空间)。

被动均流(对称布局 + Rgi + 源极阻抗)把不均压到 ±5%(模块内多 die)~ ±15-20%(PCB/多模块)。要再压,只能上主动均流——感测每 die/模块电流,经独立驱动通道闭环调节(故必须是 §2 的独立驱动架构):

• 感测:每 die 电流(Rds(on) sense / 分流 / DESAT 电流镜 / 模块电流互感器)
• 调节手段(产业称 active gate driver, AGD,两条主流路线):
  • ① 可调栅时序(gate delay line) — 用 HRPWM/延迟线给各路 gate 信号插 sub-ns 级延迟,让取流多的 die 略晚开/早关(time-staggered switching),削其导通窗
  • ② 可调栅流/栅压(di/dt 整形) — 调取流多 die 的驱动电流或 Vgs 幅值,改其开关轨迹与 DC Rds(on)(降 Vgs → 升 Rds(on) → DC 取流降,但伤损耗)
• 闭环更新率:多为逐周期(cycle-by-cycle)反馈,环路带宽约开关频率量级(非单沿内 MHz 级)——故治的是 staggered 开通时刻 + 稳态分流,不是单次沿内瞬时整形
• 代价/风险:感测延迟、环路稳定性、成本 → 多数量产仍靠被动均流 + 降额,AGD 主动均流只用于高密度 / 极限场景
• SiC 的物理帮手与陷阱:Rds(on) 正温度系数 → 热的 die DC 取流自动降(DC 自平衡,见 并联页 §2.1);但 Vth 负温度系数 → 热 die 先开、取更多瞬态流(动态段正反馈,见 并联页 §2.4)。所以主动均流主要治动态段,DC 段靠正温度系数自平衡

多模块(每模块自带驱动)并联,驱动侧多两件事:时序分发和故障同步——

• 时序分发:master-slave 或同步 PWM 广播,模块间均流靠对称母排 + 独立保护;分发延迟必须对齐(同 skew 约束)
• 故障协调(关键):一个 die/模块短路时,N 个驱动必须同步软关断——若不同步,最后关断的那个开关被迫独自换流接近满载总电流(其余 N-1 支路电流全转移过来)的电感能量,过 SOA/雪崩炸掉。同步 skew 预算:fault OR 汇聚 + 广播的总延迟必须 ≪ 软关断时长(见 SC 时序页 §3.1 soft-off 400-1500 ns),否则"同步"名存实亡。机制:每 die/模块 nFLT → OR 汇聚 → 全体同步软关断(广播 fault)。单驱动扇出天然同步但难定位;独立驱动需 fault 互联 + 协调关断
• 均流退化 → 降额:实测不均 X% → 模块电流降额 1/(1+X)(并联数 n 越大该简化式越偏乐观,严格按最坏单颗占比算),防最热 die 越 SOA;这是被动均流的兜底,主动均流可放宽降额

并联驱动翻车几乎都在"架构选错保护粒度"和"故障没同步":

• 单驱动扇出却想 per-die 保护 — 做不到,聚合 DESAT 看的是总电流,坏 die 无法定位
• 独立驱动通道 skew 没匹配 — 传播延迟失配把动态均流毁掉,比单驱动还差;PWM 分发必须延迟对齐
• 主动均流环带宽不够 — 跟不上开关沿,反而振荡;量产慎用,优先被动 + 降额
• 多模块故障不同步关断 — 最后关断的模块独吞续流能量炸掉;必须 fault OR 汇聚 → 全体软关断
• 只做被动均流不降额 — 最热 die 越 SOA;实测不均 X% 必须降额 1/(1+X)
• 拿 fully-on 自平衡直觉套动态段 — DC 段正温度系数自平衡,但动态段 Vth 负温度系数是正反馈(见 并联页 §2.4),别想当然