DESAT 保护设计深度 — 短路类型 I/II + blanking + C_blank/VDSAT 选型 + SiC SCSOA 余量
本质与导读
本质 短路时器件离开饱和区,VDS 从 VDS(on)≈2V 升到 VBUS 量级;DESAT 监测 VDS 超过 VDSAT 阈值(典型 7V)即触发 FAULT、soft turn-off。难点全在时序余量:SiC SCSOA 仅 1–3 μs(IGBT 5–10 μs),blanking + detection + TLTO 的总响应必须挤进这个窗口内。
1. DESAT 物理 + 两类短路波形
SiC / IGBT 在饱和区工作时,VDS 钳在 VDS(on) ≈ 2V(SiC)或 VCE(sat) ≈ 1.5V(IGBT)。短路发生 → 器件离开饱和区(desaturation)→ VDS 升到 VBUS 量级。DESAT 电路就是用一颗 1.7 kV 高压二极管 DDSAT 把 VDS 引到 driver IC 的 DESAT pin,比较器跟内置 VDSAT ref(7V)比 → 超过即触发 FAULT。SiC 和 IGBT 的最大差异是 SCSOA:SiC 仅 1–3 μs,IGBT 5–10 μs,SiC 用 DESAT 留余量必须挤进 1 μs 量级:
1.1 Type I — 开通时负载已短路
最典型场景 — 整车 12V 短路 / 母线对地短路 + SW 开通瞬间。波形特征:
- t = 0: SW 收到 ON 指令,栅极开始充电
- t = 50 ns: VGS 过 Vth,SW 开始导通,但 VDS 不降(因为负载已短路)
- t = 50 ns 起:VDS 一直保持 VBUS ≈ 800V,ID 飙升(短路电流 5–8 × Inom)
- t = blanking(200–500 ns):blanking 内 DESAT 屏蔽,避免 turn-on 瞬间 VDS 转换中的高值误触发
- t = 200 ns:blanking 结束,DESAT 比较器看到 V_DESAT > VDSAT(7V)→ 触发 FAULT
Type I 的 DESAT 响应窗 从 t = 0 起算,200 ns 触发 → 留 800 ns 给 TLTO 关断 → 总 1 μs 内完成,匹配 SiC SCSOA 边界。
1.2 Type II — 工作中突然短路
更难处理的场景 — SW 已经稳态工作,VDS = VDS(on) ≈ 2V,负载突然短路:
- t = 0–2 μs:SW 稳态工作,VDS = 2V,ID = Inom
- t = 2 μs: SC 发生(典型相对地短路或相间短路),负载突变成短路阻抗
- t = 2 μs 起:VDS 开始升 → VDSAT 阈 → DESAT 检测开始计时
- t = 2.6 μs:V_DESAT 跨过 VDSAT → 触发(滞后 SC 发生 600 ns)
- t = 3 μs:此时已经接近 SiC SCSOA 边界(2 μs + 1 μs = 3 μs)→ 必须立即 TLTO
Type II 的 DESAT 响应窗 从 SC 发生起算,留 600 ns 触发 + 1.2 μs 关断 = 总 1.8 μs。SiC SCSOA 3 μs → 余量仅 1.2 μs,工程上必须配 TLTO ≤ 1 μs。
1.3 5 个关键时间常数
DESAT 工程的 5 个时间常数 + 工程目标:
- t_blank = 200–500 ns,防 turn-on 瞬间正常 VDS 高过 VDSAT 误触发
- t_response = 100–200 ns,DESAT pin 触发 → FAULT 输出延迟
- tTLTO = 800 ns–2 μs,soft turn-off 关断持续(详见 Driver Soft Turn-Off 深度)
- t_SCSOA:SiC 1–3 μs / IGBT 5–10 μs,绝不能超过
- tdead = 150–300 ns,DESAT 关断后系统级 dead-time(防对管直通)
工程目标:t_blank + t_response + tTLTO ≤ t_SCSOA × 0.7(留 30% 余量)。SiC 1 μs SCSOA → 200 ns + 150 ns + 350 ns = 700 ns,刚好卡边界,所以 SiC DESAT 设计紧度比 IGBT 紧 5×。
2. DESAT 电路实现 + 工作流程
DESAT 电路分driver IC 内部(I_charge 电流源 + VDSAT 比较器 + 触发逻辑)和外部(DDSAT 高压二极管 + C_blank 电容)两部分:
2.1 工作流程
按时间顺序的 3 个阶段:
- ① turn-on 阶段(0 → t_blank):driver 内 I_charge(典型 500 μA)给 C_blank 充电,V_DESAT 从 0 线性升,达到 VDSAT(7V)需 t_blank;同时 DDSAT 反偏(此时 VDS 还没降到 VDS(on))
- ② 正常稳态(t_blank → 短路前):SW 进入饱和区 VDS = 2V,DDSAT 导通,V_DESAT 钳在 VDS(on) + VF(二极管正向压降)≈ 2 + 1 = 3V < 7V,比较器不触发
- ③ 短路(VDS 升高):DDSAT 反偏(VDS > V_DESAT),I_charge 继续给 C_blank 充电,V_DESAT 上升到 VDSAT → 比较器触发 FAULT
理解 DESAT 工作的核心 — DDSAT 是"VDS 监测探头",正常工况钳住 V_DESAT 低于阈值,异常工况断开让 I_charge 把 V_DESAT 升到阈值。
2.2 DDSAT 高压二极管选型
DDSAT 需要扛 VBUS 全摆 + 余量,800V 母线选 1.7 kV / 0.5 A 快恢复二极管:
- 反向耐压 ≥ 1.5 × VBUS(留过冲余量)
- 反向恢复时间 < 50 ns(SiC 主驱 dV/dt 高,慢恢复二极管会假触发)
- 选反向耐压 ≥ 1.5 kV 的快恢复/超快二极管(800V 母线需 ≥ 1.2 kV,留余量取 1.7 kV 级),trr < 50 ns;勿用 MURS160(仅 600V)等低压超快管 —— 耐压不足直接失效
3. C_blank 设计公式
t_blank 由 I_charge × C_blank × VDSAT 决定:
给定 driver IC 参数(I_charge = 500 μA 固定 / VDSAT = 7V ref)和 t_blank target(300 ns,SiC 主驱主流):
工程实务取 33-47 pF(t_blank ≈ 450-650 ns):22 pF(300 ns)偏短、turn-on VDS 非线性段屏蔽不全,而 100 pF(1.4 μs)/ 470 pF 又太长——1.4 μs 会吃掉 SiC 1-3 μs SCSOA 的一半,SiC 不用。EV 主驱(SiC)默认 ~33-47 pF / 450-650 ns,卡在 SCSOA 预算内。
3.1 C_blank trade-off
C_blank 选型的核心权衡:
- C_blank 小(22 pF)→ t_blank 短(300 ns)→ 响应快但误触发风险高(turn-on 瞬间 VDS 振铃)
- C_blank 中(100 pF)→ t_blank 1.4 μs → IGBT 平衡档(SiC 太长、不用,见 §4 选型)
- C_blank 大(470 pF)→ t_blank 6.6 μs → 超 SiC SCSOA,不可接受
工程上 SiC 先选 33-47 pF baseline(IGBT 可 100 pF),DV 阶段测 Type I / Type II 波形,根据误触发率调整。
4. VDSAT 阈值选型
VDSAT 是 IC 内部固定 ref(不可外部调整),选型决策在 IC 选型阶段就锁定。3 档主流:
| VDSAT | 优势 | 代价 | 适用 |
|---|---|---|---|
| 5 V(低) | 快触发 — 中等 VDS 就触发 | 大电流时 VDS(on) 升 → 误报 | 低电流 IGBT(< 50 A) |
| 7 V(中) | 平衡 — EV 主驱主流 | — | SiC 主驱默认 |
| 9 V(高) | 误报少 — 大电流容忍 | 超过 SiC SCSOA 才触发 — 危险 | IGBT 大电流 + SCSOA 宽 |
4.1 温度补偿
VDSAT 在 IC 内部用带隙基准电压源 — Tj 漂移 -2 mV/K(典型),高温补偿:
- @ 25°C:VDSAT = 7.0 V
- @ 125°C:VDSAT = 7.0 - (100 × 0.002) = 6.8 V
SiC 主驱在 125°C 工作,VDSAT 自动降到 6.8V → 更容易触发 → SCSOA 余量更好。这是 VDSAT 7V 在高温下的天然优势。
但 EV ECU 也需要考虑冷启动(-40°C):VDSAT = 7.0 + (65 × 0.002) = 7.13 V,高 130 mV → 大电流冷启动可能误报。设计时需要 DV 测试 -40°C / 125°C 两端边界。
5. DESAT 响应 vs SiC SCSOA 余量校核
DESAT 设计必算 总响应时间 vs SCSOA 边界:
5.1 SiC 800V 主驱 worked example
代入典型参数(EV 主驱主流):
- t_blank = 300 ns
- t_detect = 50 ns(比较器响应)
- t_response = 150 ns(FAULT 信号 → soft turn-off enable)
- tTLTO = 800 ns(2-level 关断完成)
- t_total = 1.3 μs
SiC SCSOA 假设 = 2 μs(典型 1200V SiC 模块)→ t_total ≤ 0.7 × 2 = 1.4 μs ✓(余量仅 100 ns)。这就是为什么 SiC 主驱 DESAT 设计必须严格 — 1 μs 量级紧度的工程。
5.2 SiC 1.2 μs SCSOA 极限场景
某些 SiC 模块(1700V 高压版 / 高温场景)SCSOA 仅 1.2 μs,上面的 1.3 μs total 直接超线 → 必须缩 C_blank + 缩 TLTO:
- C_blank 100 pF → 47 pF → t_blank 660 ns
- TLTO 800 ns → 500 ns(快关断,但 dV/dt 应力大)
- t_total = 660 + 50 + 150 + 500 = 1.36 μs(仍超线)
唯一解 — 换 SiC 模块(选 SCSOA 更宽的)或 加系统级 ASC(主动短路,直接将三相短接到 VBUS-,详见 Gate Driver 保护链 §8)。
6. DESAT → TLTO soft turn-off 协同
DESAT 触发后不能立刻硬关断 — VDS 突变 + 大电流 + 大漏感 → dV/dt + dI/dt 双高,容易关断过电压(Ls·di/dt)击穿 SiC(不是反向击穿,是 Vds 过冲超耐压)。必须 TLTO(Two-Level Turn-Off)缓关断,详见 Driver Soft Turn-Off 深度 §5。
定量看:DESAT 触发时短路电流已到 Isc ≈ 5-8× Inom;对 400A 模块硬关(Isc ≈ 2-3 kA、~100 ns 归零)→ di/dt ≈ 25 kA/μs,换流回路杂散电感 Ls ≈ 15-30 nH → ΔV = Ls·di/dt ≈ 500V,叠 800V 母线 = Vds 峰 ~1300V,逼近 1200V SiC 额定 → 击穿。TLTO 把 di/dt 压到 ~5 kA/μs → ΔV 降到 ~100V、Vds 回 ~900V 留余量(完整推导见 soft-turn-off 页 §2)。
6.1 时序链
DESAT 触发后的标准时序:
- t = 0(DESAT 触发) — driver IC FAULT pin 拉低
- t = 0 → 200 ns — IC 内部切换栅极驱动到 RTLTO(大 Rg,典型 47 Ω)
- t = 200 ns → 1 μs — VGS 缓降到 +6 V(中间档,SiC 主流)
- t = 1 μs → 1.5 μs — VGS 继续降到 0 V
- t = 1.5 μs → 2 μs — VGS 拉到 -3 V,确保 Miller false trigger 抑制
- t = 2 μs — FAULT 上报 MCU,进 Safe State 2
整个过程 VDS 从 VBUS 慢慢回落,dV/dt 控制在 5–10 kV/μs(正常工况 30 kV/μs 的 1/3),关断过电压余量足。
7. 2026 主流 IC DESAT 参数对比
按 VDSAT / I_charge / t_blank / 响应延迟 4 维度对比:
| IC | VDSAT | I_charge | 消隐方式 | 响应延迟 | 特性 |
|---|---|---|---|---|---|
| TI UCC21750-Q1 | 9.15 V typ(8.5–9.8 V) | 500 μA | 内部固定 tLEB=200 ns + 外置 Cblank(总=tLEB+Cblank×VDSAT/Ichg) | 150 ns | ★ SiC 主流;ASIL D SEooC;集成 TLTO |
| Infineon 1ED3122MC12H | 9 V | 270 μA | 外置 Cblank(约 300 ns @ 33 pF) | 200 ns | SiC + IGBT 通用 |
| Onsemi NCD57000 | 7 V | 500 μA | 外置 Cblank | 150 ns | 成本敏感场景 |
| ADI ADuM4137 | 8 V | 380 μA | 外置 Cblank | 175 ns | 隔离 + DESAT 集成 |
| Power Integrations SCALE-iDriver™ | 7 V | 350 μA | 可调(外置 C) | 200 ns | 大功率 IGBT 主驱 |
EV 主驱主流选 TI UCC21750-Q1(ASIL D 认证 + 集成 TLTO + 内部 tLEB 固定消隐)。注意:UCC21750 VDSAT=9.15V,非通用 7V,C_blank 设计公式须用 VDSAT=9.15V 且加 tLEB=200ns 项(见 §10)。
8. ASIL D DESAT SM 设计
DESAT 是主功率链的核心 SM,详见 Driver IC FMEDA worked deep §2 — DESAT 误报占 driver IC FIT 15%。ASIL D 项目需要 SM-on-SM 提升 DC:
8.1 DESAT 自身失效模式
DESAT 链路由 VDSAT ref / C_blank / DDSAT / 比较器 4 个元件串联,任一失效都让保护失效:
8.2 系统级补救
MCU + 系统级补 DC,提升整体 DC ≥ 99%(ASIL D 要求):
8.3 Safe State 切换
DESAT 触发 → Safe State 2(切相):
- 当前相 driver 进 TLTO 软关断
- MCU 收 FAULT → 立刻关闭整个 6-pack(三相 PWM 全停)
- 三相进 ASC(Active Short Circuit)— 三个 LS 全开,把电机绕组短接,详见 Gate Driver 保护链 §8
- 上报 DTC + ECU 进 limp-home(残余 30% 功率从 12V 供电)
这条链的系统级意义不止「救一个管子」:DESAT 软关对管、掐掉桥臂直通,本质是保住功率级的可控性——而可控性正是进 ASC 的前提(ASC 要能命令同侧三管一起开)。反过来 DESAT 一旦失效,对管随之烧毁、桥臂硬短在母线上,系统先吃 DC-link 电容能量灌入的二次损伤,更丢掉了进入安全状态的能力,ASIL D「避免非预期扭矩」目标随之失守。所以 μs 级的器件保护是在为 ms 级的扭矩安全服务:先保住可控性,才谈得上用 ASC 收住扭矩(ASC 的转矩-转速特性与 STO/ASC 速度相关选择见 扭矩安全)。
9. 7 个 DESAT 工程陷阱
新项目踩坑集中在 7 类,驱动与保护工程师必查:
| 陷阱 | 描述 | 预防 |
|---|---|---|
| G1: C_blank 太小 turn-on 误报 | 22 pF 在 VDS 振铃下触发 | DV 双脉冲测试 + 升 C_blank(SiC 到 33-47 pF,别到 100 pF/1.4µs 吃 SCSOA) |
| G2: C_blank 太大超 SCSOA | 470 pF + TLTO 1.5 µs 总超 2 µs SCSOA | 算 t_total + 0.7 × SCSOA 校核 |
| G3: DDSAT 反向恢复慢 | trr > 50 ns → 漏检 Type II 短路 | 选 trr < 30 ns 超快恢复管 |
| G4: 高温 VDSAT 漂移 | 125°C VDSAT 降至 VDSAT-200mV;大电流 VDS(on) 可能接近阈值 | DV 测试 -40/125°C 两端 + C2 角核算(见 §11) |
| G5: 没考虑 Type II | 设计只测 Type I 不验 Type II | DV 必加 "稳态 + 突变" 短路场景 |
| G6: 混淆 IC-专属 VDSAT | TI UCC21750 VDSAT=9.15V,Onsemi NCD57000=7V;混用导致 C_blank 欠设计,实际 blanking 比预计短 27% | C_blank 公式必用对应 IC 的实际 VDSAT;不要用"通用 7V" |
| G7: 漏算 UCC21750 内部 tLEB | UCC21750 有 200 ns 固定前沿消隐叠在 C_blank 充电之前;真实 tblank = tLEB(200 ns)+Cblank×VDSAT/Ichg;漏算导致实际保护时窗比设计多 200 ns | 严格按 SLUSD78C §8.3.7 两段式公式设计;SSOT = topic-desat-protection.md §3 |
10. Worked Design — UCC21750-Q1 + SCT3080AL(400V/30A SiC)
以 400V 母线 / 30A 额定 / 100kHz SiC 变换器为例,端到端校核 DESAT 时序预算。驱动 IC 选 TI UCC21750-Q1,功率管选 ROHM SCT3080AL(80mΩ/650V,SCSOA=3µs,Qg=48nC)。
10.1 第一步:SCSOA 时序预算
SCT3080AL SCSOA=3µs;70%余量法则分配总保护链上限:
分配方案:tblank=800ns + tdetect=50ns + tprop=150ns + tTLTO=800ns = 1800ns < 2100ns ✓(余量 300ns = 14.3% 预算)。
10.2 第二步:Cblank 选型(UCC21750 两段式公式)
UCC21750 消隐由内部固定 tLEB=200ns + 外部 Cblank 充电两段组成,总 tblank = tLEB + Cblank×VDSAT/Ichg。目标 tblank=800ns,Ichg=500µA typ,VDSAT=9.15V:
取标准值 Cblank=33pF;实际 tblank = 200ns + 33pF×9.15V/500µA = 200+604 = 804ns ✓。
最坏角(Ichg min=430µA / VDSAT max=9.8V):tblank,WC = 200ns + 33pF×9.8V/430µA = 200+752 = 952ns;t_total,WC = 952+50+150+800 = 1952ns < 2100ns ✓(余量 148ns = 7% 预算)。
10.3 第三步:正常工况 VDSAT 裕量
SCT3080AL 额定电流 30A,最坏工况 125°C:RDSon≈160mΩ(2×室温);VDS(on)=160mΩ×30A=4.8V;DDSAT 正向压降 VF≈1V → V_DESAT=5.8V。
UCC21750 VDSAT @125°C = 9.15V − 100K×2mV/K = 8.95V。
触发边界电流 ID,trig:V_DESAT=VDSAT → 160mΩ×ID+1V=8.95V → ID,trig ≈ 49.7A ≈ 1.66×Inom。系统软件过流保护须在 1.6× 额定以内触发,避免 DESAT 误报(详见 C2 角 §11.2)。
11. Corner 案例
DESAT 工程须覆盖 3 个极端角,以下逐一量化。
11.1 C1 — 冷启动 -40°C:tLEB 偏移与振铃裕量
低温 VDSAT 升至 9.15+65×2mV/K=9.28V;SiC RDSon 在 -40°C 低于 25°C 约 10%(负 T-系数低温段)→ V_DESAT 约 4.5V,裕量 ≥ 4.8V,误触发风险更低。
真正冷启动陷阱:低温下栅极驱动振铃幅度更大(RDSon 偏低→ dVGS/dt 更高),开通瞬态 VDS 振铃衰减较慢——若振铃峰值延续至 tLEB=200ns 窗后、Cblank 开始充电段,会短暂拉高 V_DESAT 并快速逼近 VDSAT。DV 测试必须在 -40°C 做双脉冲,确认 tLEB 末端振铃已充分衰减。
11.2 C2 — 125°C + 1.5×Inom 电流冲击:VDSAT 裕量告急
热角最差组合:VDSAT,125=8.95V / RDSon,125=160mΩ / 快速过流 1.5×Inom=45A。
V_DESAT = 160mΩ×45A + 1V = 7.2V + 1V = 8.2V,距 VDSAT,typ=8.95V 仅 0.75V(9.1% 裕量)。
此裕量远小于设计标准(≥ 30%),且 VDSAT 制造离散 8.5–9.8V。考虑 min-spec VDSAT=8.5V:触发边界电流 = (8.5V−1V)/160mΩ = 46.9A = 1.56×Inom——即 1.56× 时 V_DESAT 已等于 VDSAT,min;1.5× 时 V_DESAT=8.2V 与 VDSAT,min=8.5V 仅差 0.3V(3.5% 裕量),极度危险但尚未触发。系统设计须确保:① 软件过流限制须在 1.5×Inom 以内快速触发,不留 0.06× 的灰色地带;② DV 测试须覆盖 125°C + 1.5× 脉冲场景,结合 VDSAT 最小分布逐颗核验。
11.3 C3 — 高 dV/dt 注入:DDSAT 结电容误触发
SiC 主驱开关 dV/dt ≈ 30kV/µs;DDSAT 高压快恢复二极管结电容 Cj ≈ 5pF(1.7kV 级典型值),注入 DESAT pin 电流:
150mA >> Ichg=500µA,注入电流在 tLEB 后会迅速拉高 V_DESAT,可在正常高速开关瞬间引发假触发。预防措施:① DDSAT 到 DESAT pin 走线 < 5mm 且紧贴 KELVIN 地;② 选用低 Cj 的 DDSAT(如寻求 Cj < 3pF 的 1.0kV+ 超快管);③ 若 SI 问题严重,在 DESAT pin 对 KELVIN 地加 10–22pF 旁路(须纳入 tblank 总量核算)。
核心要点
- DESAT 物理:器件离开饱和区,VDS 从 VDS(on) 升到 VBUS → 监测 + 比较 + 触发
- Type I(开通时)从 0 起算,SCSOA 余量足;Type II(中途)从 SC 起算,SCSOA 紧
- 5 时间常数:tblank / tdetect / tprop / tTLTO / t_SCSOA;工程目标:t_total ≤ 0.7 × t_SCSOA
- UCC21750 两段式公式:tblank,total = tLEB(200ns) + Cblank×VDSAT/Ichg;VDSAT=9.15V(非通用 7V)
- Worked design(UCC21750-Q1 + SCT3080AL 400V/30A):Cblank=33pF → tblank=804ns → tTotal=1804ns ≤ 2100ns ✓;VDSAT 裕量 3.15V @125°C/30A
- VDSAT 选型:UCC21750=9.15V;NCD57000=7V;Infineon 1ED3122=9V;选型时必查 IC 实际值
- DESAT → TLTO 协同:VGS +15V → +6V → 0V → -3V 4 段缓降,dV/dt 5-10 kV/µs
- ASIL D SM:5 失效模式 × DC 60-90%;MCU + 上电 BIST + 双比较器补到 ≥ 99%
- Safe State 2: DESAT → TLTO → 6-pack 全关 → ASC + DTC + limp-home
- 7 陷阱:C_blank 小/大 / DDSAT 恢复慢 / 高温漂移 / Type II 漏测 / IC VDSAT 混淆(G6) / tLEB 漏算(G7)
缩写表
只列本页专业术语:
| 缩写 | 全称 / 中文 | 备注 |
|---|---|---|
| ASC | Active Short Circuit | 主动短路(三个 LS 全开,EV 主驱 safe state) |
| BIST | Built-In Self-Test | 上电自测(DESAT 链路验证) |
| C_blank | Blanking capacitor | 设定 t_blank 的电容(SiC 33-47 pF;通用 100–470 pF) |
| DDSAT | High-voltage DESAT diode | 1.7 kV 快恢复二极管(VDS 监测探头) |
| DC(this page) | Diagnostic Coverage | 诊断覆盖率(FS);勿混 Direct Current |
| DESAT | Desaturation detection | 失饱和检测(短路保护核心) |
| dI/dt | Current slew rate | 电流变化率(短路时 1 kA/μs+) |
| dV/dt | Voltage slew rate | 电压变化率(SiC 30 kV/μs) |
| DTC | Diagnostic Trouble Code | 诊断故障码 |
| FAULT pin | Driver IC fault output | DESAT 触发后输出信号给 MCU |
| HS / LS | High-Side / Low-Side | 高边 / 低边 SW |
| I_charge | DESAT charging current | driver IC 内部电流源(500 μA 典型) |
| LFM | Latent Fault Metric | 潜在故障度量 |
| RDY pin | Ready signal | driver IC 健康指示 |
| SC | Short Circuit | 短路 |
| SCSOA | Short-Circuit Safe Operating Area | 短路安全工作区(SiC 1–3 μs / IGBT 5–10 μs) |
| SM | Safety Mechanism | 安全机制 |
| SS2 | Safe State 2 | 安全状态 2(切主功率) |
| t_blank | Blanking time | DESAT 屏蔽期(200–500 ns) |
| tTLTO | Two-Level Turn-Off duration | soft turn-off 时长(800 ns–2 μs) |
| TLTO | Two-Level Turn-Off | 两级缓关断(详见 soft-turn-off-deep) |
| VDSAT | DESAT threshold voltage | 触发阈值(5/7/9 V,IC 内部固定) |
| VDS(on) | Drain-Source ON voltage | 饱和区压降(SiC 2V / IGBT 1.5V) |
Cross-references
- ← 索引
- Driver Protection 全栈 — 上位 hub
- Gate Driver 保护链 §3 — DESAT 在 7 道防线的位置
- Driver Soft Turn-Off 设计深度 — DESAT → TLTO 协同
- SiC 驱动高级功能 §6 — DESAT 快检测
- SiC 器件 — SCSOA 物理来源
- MOSFET SOA 工程 — SCSOA 校核方法
- Driver IC FMEDA worked deep — DESAT 误报 15% FIT
- Active Gate Driving 深度 — Multi-Level 关断跟 TLTO 协同
- 栅极驱动电流定量设计 — RTLTO 选型
- Safe State Manager 深度 — DESAT → SS2 切换
- Driver IC Safety Manual 阅读法 — DESAT 在 SEooC §4 SM 列表